Tecnología / Decodificador Bcd A 7 Segmentos

Decodificador Bcd A 7 Segmentos

Ensayos y Trabajos: Decodificador Bcd A 7 Segmentos
Ensayos de Calidad, Tareas, Monografias - busque más de 1.861.000+ documentos.

Enviado por:  Ninoka  11 junio 2011
Tags: 
Palabras: 1122   |   Páginas: 5
Views: 811

...

tos para diplay de cátodo común que diseñaron y comprueben su funcionamiento utilizando el dip-switch. Conecten al mismo tiempo el decodificador 74LS47 al display de 7 segmentos de ánodo común con sus respectivas resistencias. Las entradas A, B, C y D del 74LS47 se conectan en paralelo al dip-switch. Es muy importante que verifiquen cuál es el MSB y el LSB del integrado. En la primera sesión deberán armar al menos la circuitería necesaria para los segmentos a,b y c. NOTA: A partir de esta práctica se evaluará que cada cable esté cortado al tamaño exacto.

Fotografía 2.- Cotejando el cableado del circuito La tabla de verdad, los mapas de karnaugh usando minitérminos y el circuito del decodificador quedan de la siguiente manera: Tabla de verdad:

# A B C D a b c d e f 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 2 0 0 1 0 1 1 0 1 1 0 3 0 0 1 1 1 1 1 1 0 0 4 0 1 0 0 0 1 1 0 0 1 5 0 1 0 1 1 0 1 1 0 1 6 0 1 1 0 1 0 1 1 1 1 7 0 1 1 1 1 1 1 0 0 0 8 1 0 0 0 1 1 1 1 1 1 9 1 0 0 1 1 1 1 0 0 1 10 1 0 1 0 X X X X X X 11 1 0 1 1 X X X X X X 12 1 1 0 0 X X X X X X 13 1 1 0 1 X X X X X X 14 1 1 1 0 X X X X X X 15 1 1 1 1 X X X X X X g 0 0 1 1 1 1 1 0 1 1 X X X X X X

Mapas K:

“a”

CD AB

00

01

11

10

00 01 11 10

1 0 X 1

0 1 X 1

1 1 X X

1 1 X X

a= B’D’+C+BD+ A

“b”

CD AB

00

01

11

10

00 01 11 10

1 1 X 1

1 0 X 1

1 1 X X

1 0 X X

b= C’D’+CD+B’

“c”

CD AB

00

01

11

10

00 01 11 10

1 1 X 1

1 1 X 1

1 1 X X

0 1 X X

c= C’+D+B

“d”

CD AB

00

01

11

10

00 01 11 10

1 0 X 1

0 1 X 0

1 0 X X

1 1 X X

d= B’D’+B’C+BC’D+CD’

“e”

CD AB

00

01

11

10

00 01 11 10

1 0 X 1

0 0 X 0

0 0 X X

1 1 X X

e= B’D’+CD’

“f”

CD AB

00

01

11

10

00 01 11 10

1 1 X 1

0 1 X 1

0 0 X X

0 1 X X

f= BD’+C’D’+BC’+A

“g”

CD AB

00

01

11

10

00 01 11 10

0 1 X 1

0 1 X 1

1 0 X X

1 1 X X

g = BD’+B’C+A+BC’

Circuito decodificador:

3. Diseñen un circuito que encienda un LED cuando detecte que el número BCD de 4 bits no es válido. Utilicen lógica directa (el LED se deb

e encender cuando reciba un uno lógico). Se sugiere utilizar el LED del punto decimal que tiene el display de 7 segmentos. Tabla de verdad:

# A B C D DP 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 0 10 1 0 1 0 1 11 1 0 1 1 1 12 1 1 0 0 1 13 1 1 0 1 1 14 1 1 1 0 1 15 1 1 1 1 1

Mapa K:

“DP”

CD AB

A 0V

Circuito:

B 0V C 0V

00

01

11

10

L1

00 01 11 10

0 0 1 0

0 0 1 0

0 0 1 1

0

U1A

DP= A(B+C)

0 1 1

U2A

Conclusiones:

La presente práctica permitió claramente verificar la eficiencia de los pasos del diseño clásico para la construcción de un circuito digital, pues este algoritmo decretó mediante el uso de tablas de verdad el número de compuertas y el número de entradas mínimas requeridas para la implementación de cada uno de nuestros LEDs del display. Todo lo

anterior conllevó a una validez experimental logrando demostrar que los diversos postulados y teoremas del álgebra booleana, en combinación con el us ...



Suscríbase a ClubEnsayos

Suscríbase a ClubEnsayos - busque más de 1.861.000+ documentos