Dispositivos Logicos Programables

DISPOSITIVOS LÓGICOS PROGRAMABLES

Los Dispositivos Lógicos Programables (PLD’s) son circuitos cuya funcionalidad es programable, es decir, nosotros debemos definirla, y, en algunos casos, podemos modificarla posteriormente. Para implementar una amplia variedad de funciones lógicas en sistemas. Estos dispositivos tienen un arreglo lógico programable y pines de entrada y salida. Muchos PLD's tienen salidas programables que incrementan su flexibilidad haciéndolos útiles para una gran variedad de aplicaciones.

La flexibilidad y programabilidad de los PLD's hacen que el diseño con ellos sea mucho más rápido que diseñar con lógica discreta. Esto es, se puede utilizar el PLD para implementar la mayoría de las funciones hechas con los cientos de dispositivos de la familia lógica "7400". También cabe recalcar que se toma menos espacio sobre el circuito impreso que con los dispositivos discretos.

Una vez tomada la decisión de cambiar de lógica discreta a PLD, la siguiente pregunta es "¿Cuál PLD?". Un PLD es muy flexible y utilizable, ya que con el se puede implementar cualquier ecuación lógica. Hay que escoger PLD's que sean compatibles con los otros dispositivos que se estén utilizando. Hay que tomar en consideración la potencia que se requiere que se gaste, ya que hay unos que requieren menos potencia para trabajar que otros. La estabilidad es otro factor importante.

Las entradas del PLD entran al arreglo lógico los cuales son hechos de columnas y filas. Cada par de columnas representa la entrada negada o complementada y la misma entrada sin negar. Cada fila constituye un término AND. Las conexiones lógicas se establecen entre diferentes columnas y filas en el arreglo para determinar cual combinación de entradas llevaran al termino AND a un nivel alto. Mas de un término AND alimenta una compuerta OR. La salida es la suma de productos.

Un proceso típico para diseñar con los PLD es el siguiente:

1. La lógica a ser implentada en un PLD se expresa en un archivo fuente usando un lenguaje de diseño. Estos incluyen ecuaciones booleanas, tablas de verdad y sintaxis de máquinas de estado.

2. El archivo se procesa por un compilador lógico para generar un archivo JEDEC del diseño. El compilador configura los bits en le archivo JEDEC los cuales determinan las conexiones que se harán en el arreglo lógico y configurar así las salidas.

De acuerdo a su estructura estos dispositivos se clasifican en:

• PLA: Es un bloque funcional que se utiliza para implementar multifunciones booleanas. Existe una gran relación entre su estructura interna y el conjunto de funciones que realiza. está constituido básicamente por dos submatrices o planos denominados plano AND y OR, respectivamente. Ambos planos están separados entre sí por una pequeña zona divisoria denominada zona de conexión.

• PAL: Los dispositivos PAL

...