Practica Digital

LABORATORIO DE ELECTRÓNICA DIGITAL

PRÁCTICA 5: SISTEMA SECUENCIAL – PARTE I

1. Introducción

En esta práctica se pretende que el estudiante tome contacto con el desarrollo de sistemas

secuenciales basados en módulos MSI (Medium Scale Integration). Para ello, se propone el diseño

de un sistema secuencial basado en registros y contadores estándar.

2. Objetivos

• Diseñar e implementar un circuito secuencial utilizando registros de desplazamiento y

contadores haciendo uso de las herramientas Xilinx y Nexys 2.

• Verificar en simulación el correcto funcionamiento del sistema y probar el sistema sobre una

FPGA.

• Utilizar el enfoque de descripción estructural para diseñar y programar circuitos extensos en

VHDL por medio del diseño jerárquico.

• Aplicar en VHDL el concepto de componente dentro una descripción estructural

3. Componentes y equipos

- Computador

- ISE WebPack 10.1 versión libre de Xilinx

- ModelSim Xilinx Edition

- Adept Suite Software, versión libre

- Sistema de Desarrollo Nexys 2 de Digilent o Basys

4. Procedimiento

Una empresa de juguetería ha adquirido el circuito mostrado en la figura. La empresa nos ha

solicitado un análisis completo de dicho sistema, para lo cual se pide:

a) Obtener las ecuaciones de excitación de dicho circuito.

b) Obtener la tabla de transición de dicho circuito.

c) Obtener el diagrama de estados correspondiente a dicho circuito.

d) Realizar la simulación del circuito utilizando el cronograma de la figura.

e) La misma empresa desea implementar el mismo comportamiento anterior, pero utilizando

contadores universales, en lugar de utilizar registros de desplazamiento. Dibuje el circuito

esquemático del diseño propuesto.

Condiciones Generales:

• Los registros y contadores que usen deberán tener una entrada de reset o clear asíncrono, la

cual pondrá en cero todos los flip flops y por tanto de las salidas del circuito.

• Los registros y contadores deberán tener una señal de entrada de carga (load).

• Deberán usar una señal de reloj de 1 Hz (aproximadamente), por lo tanto deberán diseñar el

divisor de frecuencia en VHDL.

• La salida F deberá ir a un led. Mientras que las salidas del registro o contador deberán ir

decodificados a los display.

SE PIDE:

4.1 Implementar usando la interfaz gráfica de Xilinx el diagrama esquemático del circuito de la

figura y verificar mediante simulación usando el cronograma de tiempos.

4.2 Sintetizar el diseño original, corregir los errores reportados, asignar pines, programar el

sistema de desarrollo en compañía del profesor o

...