MULTIVIBRADORES BIESTABLES

MULTIVIBRADORES BIESTABLES

Los biestables poseen dos estados estables, denominados SET y RESET, en los cuales se pueden mantener indefinidamente, lo que les hace muy útiles como dispositivos de almacenamiento.

• SET (activación): Estado de un flip-flop o latch cuando la salida es 1. La acción de producir un estado de activación.

• RESET o CLEAR (desactivación): Estado de un flip-flop o latch cuando la salida es 0. La acción de producir un estado de desactivación.

Se dividen en dos categorías: flip-flops y latches. La diferencia básica entre latches y flip-flops es la manera en que cambian de un estado a otro.

• Latches es un tipo de dispositivo de almacenamiento temporal biestable, cuyo estado depende normalmente de entradas asíncronas. Que puede permanecer en cualquiera de sus dos estados gracias a su capacidad de realimentación, lo que consiste en conectar (realimentar) cada una de las salidas a la entrada opuesta.

• Flip-flop (FF) también conocidos como multivibradores biestables o registros básicos. Es un dispositivo de memoria capaz de almacenar un nivel lógico, intrínsecamente está constituido por un ensamblaje de compuertas lógicas, interconectadas de tal manera que permita el almacenamiento de la información.

Un FF puede tener una o más entradas, estas se emplean para provocar que el FF haga transiciones hacia atrás y adelante entre sus posibles estados de salida. El FF tiene que recibir un pulso momentáneo para cambiar el estado de su salida y esta permanecerá en el nuevo estado aun después de la desaparición del pulso de entrada (esta es la característica de la memoria del FF).

Estados de la salida:

Estado bajo o restablecido: Estado alto o establecido:

Mecanismos para preparar el FF o latch para el almacenamiento: Estos dos mecanismos permiten que el FF o latch condicione el nivel lógico a almacenar:

Establecimiento: Consiste en pulsar la entrada set para que el FF cambie su estado a alto y así almacenar niveles lógicos activos.

Restablecimiento: Consiste en pulsar la entrada reset o clear para que el FF cambie a un estado bajo y permita almacenar niveles lógicos inactivos.

Una vez que haya finalizado el pulso el ff mantiene en su salida el nuevo estado lógico adquirido. Esta es la característica de la memoria.

Ejemplos:

1. Las formas de onda de la siguiente figura se aplican a las entradas de un latch de compuertas NAND. Suponga que inicialmente Q=0 y determine la forma de onda de Q.

Inicialmente, set y clear =1, de manera que Q permanece en estado 0.

T0 ocurre un pulso bajo (restablecimiento) en clear, el cual no tendrá efecto, ya que Q se encuentra en estado restablecido (0).

T1 termina el restablecimiento y arranca en memoria.

T2 establecimiento FF (pulso bajo en la entrada set) y salida activa Q=1

T3 finaliza pulso FF empieza en memoria, manteniendo salida activa

T4 nuevo establecimiento, que no surge efecto puesto que ya está establecida la salida (Q=1).

T5 finaliza pulso FF y empieza memoria.

T6 se restablece el FF (pulso bajo en clear) para hacer un estado de salida bajo (Q=0).

T7 finaliza el restablecimiento y arranca en memoria el FF, manteniendo la salida baja.

2. Analice la salida obtenida, Suponiendo que inicialmente Q = 0, y determine las formas de onda de Q para las entradas del registro básico NOR de la siguiente figura.

Los sistemas digitales pueden operar en forma asíncrona o síncrona.

• Sistemas asíncronos, la salida de circuitos lógicos puede cambiar de estado en cualquier momento en que una o más de las entradas cambie.

• Sistemas síncronos, los tiempos exactos en que alguna salida puede cambiar de estados se determinan por una señal que comúnmente se denomina reloj.

Señal de reloj: es un tren de pulsos rectangular, también se conoce como onda cuadrada y es periódica. La señal de reloj se distribuye a todas las partes del sistema y muchas de las salidas del sistema pueden cambiar de estado solo cuando el reloj hace transición.

El pulso de reloj tiene 2 transiciones (también denominadas flancos):

• Transición de Pendiente Positiva (TPP) o flanco positivo (de subida): cuando el reloj pasa de 0 a 1

• Transición de Pendiente Negativa (TPN) o flanco negativo (de bajada): cuando el reloj pasa de 1 a 0

 Flip-flops disparados por flanco: Los flip-flops son dispositivos síncronos de dos estados. En este caso, el término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo por flanco denominada reloj (CLK o C), lo que significa que es activada por una transición de la señal. Esto indica que los cambios en la salida se producen sincronizadamente con el reloj. La clave para identificar un flip-flop disparado por flanco mediante su símbolo lógico la da el triángulo que se encuentra dentro del bloque en la entrada del reloj (C). El triángulo se denomina indicador de entrada dinámica.

Los FF sincronizados por reloj también poseen una o más entadas de control. Estas no tendrán efecto sobre Q hasta que ocurra la transición activa de reloj. Puede decirse que las entradas de control hacen que las salidas del FF estén listas para cambiar, mientras que la transición activa en la entrada CLK es la que dispara el cambio. Las entradas de control definen el CUAL (es decir, el estado al cual ira la salida); la entrada CLK determina él CUANDO.

Existen varios tipos de flip-flops disparados por flanco o sincronizados por reloj que se emplean en una amplia gama de aplicaciones; entre ellos están: S-R o S-C, D y J-K.

• Flip-flop S-R disparado por flanco:

Las entradas S y R de un flip-flop S-R se denominan entradas síncronas, dado que los datos en estas entradas se transfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del reloj.

• Flip-flop D disparado por flanco:

El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor

...