Diseño, implementación, simulación y validación de un circuito en lógica combinacional
Enviado por Juan Ramón Hernández Gómez • 7 de Marzo de 2025 • Tarea • 893 Palabras (4 Páginas) • 46 Visitas
Apellidos, nombre: HERNÁNDEZ GÓMEZ, JUAN RAMÓN
DNI: 76115257T
PRIMERA ACTIVIDAD EVALUABLE
1: Asignatura: FUNDAMENTOS de SISTEMAS DIGITALES
2: Título de la Actividad:
Diseño, Implementación, Simulación y Validación de un Circuito en Lógica Combinacional
3: Datos personales:
- Nombre y Apellidos: Juan Ramón Hernández Gómez
- DNI: 76115257-T
- Centro asociado: Las Tablas
4: Código de la actividad que le ha correspondido realizar: A-E-1_057
5: Enunciado.
Enunciado A-E-1_057 |
Disponemos de una palabra de 4 bits (P3, P2, P1 y P0) y de una señal adicional, x, con las que queremos controlar el funcionamiento de una Unidad Aritmético Lógica, pero la programación de la ALU no depende directamente de estas señales sino de la paridad o no de la palabra junto con el valor “0” o “1” de la variable x. Así, el criterio para controlar las operaciones que realiza la ALU sobre las 2 palabras de 4 bits [A(A3, A2, A1, A0) y B(B3, B2, B1, B0)] es el siguiente: a) Si la palabra es par y x=1, la ALU hace la operación aritmética sin acarreo [pic 1]. b) Si la palabra es par y x=0, la ALU hace la operación lógica [pic 2]. c) Si la palabra es impar y x=1, la ALU hace la operación aritmética con arrastre [pic 3]. d) Si la palabra es impar y x=0 entonces la ALU debe ponerse a 0. Diseñe el circuito del codificador y úselo para controlar las operaciones de la ALU que se han especificado. |
SOLUCIÓN:
6: Diseñe los distintos bloque funcionales y explique los pasos seguidos en cada bloque.
Para el diseño del circuito he necesitado dos bloques funcionales claramente diferenciados, un generador de paridad de 4 bits y una ALU 74181.
GENERADOR DE PARIDAD.- Se ha construido la tabla de verdad para poder obtener la solución del circuito, después a partir de los términos mínimos de ésta se ha obtenido la función, simplificando ésta obtuve la solución del circuito lógico de paridad de 4 bits.
ALU74181.- Éste componente realiza las operaciones que se piden en el enunciado, partimos de la tabla de especificaciones de la ALU para comprobar que todas la exigencias del enunciado se hallaban en la misma.
[pic 4]
Después desarrollé la una tabla de verdad introduciendo la Paridad y la variable x junto con la tabla de la ALU, para obtener así el circuito lógico correspondiente que programa la ALU correctamente.
Para ver los valores de las salidas he utilizado el componente GLOBAL.
7: Presente los esquemas de cada uno de los bloques funcionales por separado y el del circuito completo.
GENERADOR DE PARIDAD
[pic 5]
ALU74181
[pic 6]
8: Especifique los parámetros de los componentes utilizados.
Se han utilizado las siguientes puertas lógicas:
- 7404(NOT)
- 7408(AND)
- 7486(XOR)
Además una ALU 74181. Para la generación de las palabras de 4 bits (A y B) se han utilizado impulsos digitales (DigStim) con los siguientes parámetros (para poder generar toda la casuística):
PALABRA | PERIOD | ON TIME |
A0 | 256us | 128us |
A1 | 128us | 64us |
A2 | 64us | 32us |
A3 | 32us | 16us |
B0 | 16us | 8us |
B1 | 8us | 4us |
B2 | 4us | 2us |
B3 | 2us | 1us |
[pic 7]
El resultado es una tabla de verdad de 8bits.
Para la generación de la señal x se ha utilizado otro generador de impulsos (DigStim) con la siguiente configuración:
...