Contadores Asíncronos

FASE II

CONTADORES  

Contadores Asíncronos

     En un caso particular en el cual tengamos cuatro FFs, llamados FF1, FF2, FF3, y FF4, entonces el FF1 es el único que recibirá los pulsos del reloj, cuando dichos pulsos hagan una transición negativa, es decir, que cambien de alto a bajo entonces el FF1 cambiara su estado de 0 a 1, cuando el FF1 cambie su estado nuevamente de 1 a 0, entonces el FF2 cambiara su estado de 0 a 1, el FF3 conmutara cuando el FF2 cambie su estado de 1 a 0, y el FF4 cuando el FF3 cambie de 1 a 0. Las salidas de los FF4, FF3, FF2 y FF1 representan un número binario de 4 bits, donde FF4 es el MSB (Mayor Cifra Significativa). Al estar todos los FFs en 0 se sigue una secuencia de conteo binario de 0000 a 1111 a medida que se aplican pulsos de reloj de manera continua. Después de que se realice el pulso N° 15 de reloj, los FFs del contador se encontraran en la condición 1111.

     Luego de la transición negativa del pulso N° 16 todos los FFs regresaran al estado 0000 y en otras palabras el contador habrá pasado por un ciclo completo (de 0000 a 1111). Esta configuración nos permite observar que se produce un retraso en la propagación de la señal desde la entrada a la salida (Ya que existe un pequeño tiempo de retraso cuando un FF cambia de estado). Este es el uno de los defectos de los contadores de rizo, debido al retraso explicado anteriormente, este tipo de contadores tiene un límite en la frecuencia de reloj aplicada a su entrada, si se aplica a la entrada una frecuencia muy alta, el contador no puede funcionar de manera correcta. Las figuras 10 y 11 muestran un contador asíncrono de 4 bits y un diagrama de tiempos respectivamente.

[pic 1]

Figura 10. Contador Asíncrono (de rizo) de 4 bits. Tomado de Fundamentos de Sistemas Digitales, por Thomas, Floyd 2006. Prentice Hall.

[pic 2]

Figura 11. Diagrama de Tiempos. Tomado de Fundamentos de Sistemas Digitales, por Thomas, Floyd 2006. Prentice Hall.

Flujo de Señal

     Benjamin, C. Kuo (1996), refiere que “Cuando hablamos del Flujo de la Señal por lo general nos referimos a una grafica de flujo de señales, la cual puede considerarse como una mutación simplificada de un diagrama de bloques, aunque en un principio, S.J.Mason, la ideo como una representación grafica de causa y efecto de los sistemas lineales” (p.89). En general, además de la diferencia de apariencia física entre la grafica de flujo de señales y el diagrama de bloques, la primera está restringida por relaciones matemáticas as rígidas. Un diagrama de flujo de señales se puede definir de otra manera como un método grafico de representar las relaciones entrada-salida entre las variables de un sistema de ecuaciones algebraicas, como sigue:

Yj = akjyk j = 1,2,……..,N

     En los diagramas esquemáticos se deben dibujar los circuitos de manera que el flujo de la señal vaya de izquierda a derecha, con las entradas en la izquierda y las salidas a la derecha.

Numero MOD

     En el ejemplo anterior hablábamos de un contador asíncrono de 4 bits, o sea que tiene 16 estados diferentes (de 0000 a 1111). Por tan razón es un contador rizo MOD 16. El numero MOD es el numero de estados por el cual pasa un contador en cada ciclo completo. La tabla 1 muestra los diferentes números MOD.

[pic 3]

Tabla 1. Números MOD según número de Bits. Tomado de http://www.forosdeelectronica.com/tutoriales/contadores-asincronos.htm

     Por lo que podemos observar en la relación de la tabla, al agregar un BIT más de cuenta (Otro FF), se duplica el número de estados posibles y por lo tanto también el numero MOD. Esto no permite llegar a una fórmula para saber cuál es el número MOD de un contador sabiendo el número de FF que se van a conectar.

Número MOD = 2 (N)

    Lo que puede traducirse como "El número MOD es igual a 2 multiplicado a la (N) potencia". El número "N" es el número de FF que deseemos ocupar.

División de Frecuencia

     En un contador digital de salida binaria el retraso que se forma al activarse cada flip-flop a determinado pulso de reloj, en realidad es una división de frecuencia, por ejemplo, en un contador de 4 bits la salida QA divide la frecuencia en 2 porque necesita un pulso para activarse y otro para desactivarse, la salida QB divide en 4 la frecuencia del reloj de entrada porque tiene que esperar que pasen los 2 pulsos en la salida QA para poder activarse y otros 2 pulsos para desactivarse, la salida QC es una salida que divide por 8 y la salida QD divide por 16. 

[pic 4]

      El contador divisor por 6 transforma los 60 Hz en 10 hz y el contador divisor por 10 transforma los 10Hz en 1Hz o 1 pulso por segundo. En cualquier contador, la señal en la salida del último FF (es decir, el MSB) tendrá una frecuencia igual a la frecuencia del reloj de entrada dividida entre el numero MOD del contador.

Contadores Síncronos (en paralelo)

     Tocci (2007), refiere que “Los contadores en paralelo o síncronos son aquellos en los cuales los FFs se disparan al mismo tiempo (en paralelo) mediante los pulsos de entrada de reloj.” (p.x). Los pulsos de entrada deben ser aplicados a todos los FFs y por tanto deben ser controlados por algún medio para las conmutaciones necesarias en un FF, es decir cuando debe ser o no, afectado por un pulso de reloj. Para esto se usa las entradas del FF. Los contadores síncronos se usan para solucionar problemas que se encuentran en los contadores de rizos, tales problemas son producidos por retrasos de propagación acumulados en los FFs, por lo tanto, los FFs de los contadores de rizos no cambian de estado todos al mismo tiempo.

La figura XM muestra un contador circuito de un contador en paralelo.

[pic 5]

Operación del circuito del contador

Para que el circuito de la Figura XM funcione de manera apropiada, en una NGT (Transición Negativa) dada del reloj solo los FFs que se supone deben conmutar en esa NGT tienen la condición J = K = 1 cuando ocurre esa NGT. Analizando el circuito de la Fig. XM se observa que la secuencia de conteo que el flip-flop A debe cambiar de estado en cada NGT. Por tanto, sus entradas j y k se mantienen en ALTO de manera permanente, para q conmute en cada NGT de la entrada de reloj. La secuencia de conteo del flip-floo B debe cambiar de estado en cada NGT que se produzca mientras que A=1. Por ejemplo, cuando el conteo es 0001 la siguiente NGT debe conmutar a B al estado 0; y así sucesivamente.

...