ARQUITECTURA DE FPGA EMBEDDED CONTROLADOR PROGRAMABLE MULTIPROCESADOR

ARQUITECTURA DE FPGA EMBEDDED CONTROLADOR PROGRAMABLE MULTIPROCESADOR

Esta propuesta combina dos enfoques utilizados hasta ahora solo en el dominio de las implementaciones FPGA de control de algoritmos

Los enfoques de implementación de algoritmos PLC se han convertido en un área importante de investigación debido a la flexibilidad estructural y la velocidad de chips FPGA.

 Las técnicas para implementaciones de algoritmos de control en FPGA se dividen en dos grupos.

1. Se aplica una conversión de una descripción formal del programa a un código en lenguaje de descripción de hardware (HDL)
2. El segundo enfoque supone que el controlador programable completa, o al menos sus componentes esenciales, está implementado en FPGA

Se presenta un controlador de multiprocesador com- puesto de CPUs idénticos implementados en un único chip FPGA, programados en todos los idiomas IEC 61131-3. Así que la idea se corresponde con el segundo enfoque de las implementaciones FPGA PLC mencionados anteriormente, pero mediante el uso de múltiples CPU del programa de control se pueden dividir en tareas ejecutadas en paralelo, por lo tanto, mucho más rápido.

El controlador FPGA que aquí se presenta es programado por la herramienta de ingeniería CPDev (Programa de Control de desarrollador.  La herramienta se ha ampliado para FPGA para manejar multiprocesamiento y función del hardware bloques CPDev tiene algunas aplicaciones industriales, incluyendo control de la nave y el seguimiento de pequeños sistemas de control distribuidos Estructura general de la herramienta se muestra en la Fig. 1.

 Los programas escritos en texto estructurado (ST) o lista de instrucciones (IL) lenguajes textuales o traducida a ST de FBD, LD o diagrama de función secuencial (SFC) los diagramas se compilan en la máquina virtual ensamblador (VMASM) código ejecutable universal y ejecutado en el procesador objetivo por la máquina virtual ( VM ) - a diferencia por ejemplo de CoDeSys que genera directamente en código máquina nativo para varios tipos de CPU. VMASM es un lenguaje de tipo ensamblador, no relacionada con ningún procesador en particular, sino que se orienta tanto hacia IEC 61131-3 [25]. La máquina VM software está escrito en C, por lo que puede ejecutarse en diferentes plataformas de hardware, de microcontroladores de 8 bits hasta los procesadores de propósito general de 32/64 bits,se compone de módulos dependientes universales y de la plataforma (este último preparado por fabricantes de controladores).

 Tener una herramienta de este tipo, es, probablemente, no es sorprendente que concepto básico detrás del desarrollo del controlador FPGA era para volver a cabo la máquina virtual por la máquina de hardware implementado en FPGA. Así, el controlador es de hecho un procesador FPGA dedicado apuntado para la ejecución de código VMASM

[pic 1]

La arquitectura de una CPU en el controlador multiprocesador se muestra en la Fig. 2. La capacidad para realizar algunas operaciones internas en paralelo es una característica importante que tiene influencia directa sobre el rendimiento de la CPU. Por ejemplo, cuando un argumento consecutivo se lee desde la memoria del programa, se accede a la memoria de datos y un operando es leído y almacenado en el registro de 32 bits al mismo ciclo. Análogamente, escribir una unidad lógica aritmética (ALU) el resultado se realiza en el mismo ciclo de reloj que leyendo el siguiente código de instrucción de la memoria del programa (de manera similar al procesamiento de la tubería).

[pic 2]

BLOQUES DE FUNCIÓN DE HARDWARE

Los bloques de función de hardware son otra característica de la FPGA controlador. Pueden controlar periféricos diseñados a medida y proporcionar acceso a hardware de bajo nivel, por ejemplo, para visualizar.  

Además, las HFB también pueden utilizarse como aceleradores de hardware para aumentar la velocidad de cálculo. Pueden implementar algoritmos de control específicos, tales como control continuo, redes neuronales, etc, convertirse en un puente para la implementación directa de programas de PLC en la FPGA (véase la sección I). Los HFBs pueden ser particularmente útiles para aplicaciones que requieren mucho tiempo, como por ejemplo controladores de sensores y actuadores rápidos construidos con tecnología de sistema micro-electromecánico (MEMS), cuyo tiempo de respuesta es en algunos casos inferior a 50ns. En este caso, las HFB se diseñan como núcleos de propiedad intelectual (PI), de modo que pueden integrarse con el controlador por medio de sistemas de control independientes. diseñadores. La forma de conexión de los HFBs con la CPU o HFB El árbitro de acceso se presenta en la Fig. 4. Una aplicación para PC, desarrollada para facilitar la integración de los HFBs, genera automáticamente Verilog código HDL para la conexión entre los bloques y CPU. Protocolo dedicado para la transferencia de datos entre también se han implementado bloques de hardware y CPU.

...