Sumador De 2 Bits

Diseño de circuitos lógicos

Facilitador:

Alumnos:

Mendoza Días Emanuel, Carrasco Silva Oliver, Santiago del Rio Jesús, Héctor

Práctica IV: Sumador de dos bits

Objetivos: Comprobar el funcionamiento y lógica de un circuito sumador de dos bits con “acarreo inicial” mediante su implementación y análisis en simulación previa.

Reducción de la expresión booleana que describe al circuito mediante el uso de mapas de Karnaugh

Teoría.

El visualizador de siete segmentos (llamado también display) es una forma de representar números en equipos electrónicos. Está compuesto de siete segmentos que se pueden encender o apagar individualmente. Cada segmento tiene la forma de una pequeña línea. Se podría comparar a escribir números con cerillas o fósforos de madera.

Figura 7.- Visualizador de 7 segmentos (Display).

Procedimiento.

Elaboración de las funciones de suma. Para la implementación del sumador se elaboraron las tablas de verdad correspondientes las variables empleadas. Con este resultado se espera obtener un número de tres bits el cual será mostrado por un display de siete segmentos, desplegando su equivalente en base 10, esto es llevado a cabo con la ayuda de un circuito conversor de base 2 a base 10.

Este procedimiento es mostrado a continuación:

Los números a insertar se colocan de la siguiente manera.

C1 C0

+ C A

D B

Cf Σ_1 Σ_1

Tabla 1. Tabla de verdad general para el segundo sumador de 1bit.

A continuación la tabla de verdad del sumador.

A B C0 C1 ∑1

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Tabla 2. Tabla de verdad desarrollada para el primer sumador de 1bit.

Desarrollamos los mapas de Karnaugh para cada salida:

Para el Acarreo nuevo C1:

BC0

A

00

01

11

10

0 0 0 1 0

1 0 1 1 1

C_1=AB+(A B) C_0

Para la Primera salida ∑1:

BC0

A

00

01

11

10

0 0 1 0 1

1 1 0 1 0

∑1=(A B) C_0

A continuación se muestra la tabla de verdad del sumador segundo sumador de 1bit.

C D C1 Cf ∑2

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Tabla 3. Tabla de verdad desarrollada para el segundo sumador de 1bit.

Desarrollamos los mapas de Karnaugh para cada salida:

Para el Acarreo nuevo Cf:

DC1

C

00

...