VISUALIZADOR MULTIPLEXADO CON UN DECODIFICADOR
Enviado por Jorge Andrés Jaramillo N • 9 de Febrero de 2016 • Informe • 511 Palabras (3 Páginas) • 247 Visitas
VISUALIZADOR MULTIPLEXADO CON UN DECODIFICADOR
Resumen: El siguiente laboratorio diseña, simula e implementa un sistema de visualización multiplexado de 4 displays “7 segmentos” al tiempo, utilizando un solo decodificador.
Palabras clave: Ecuaciones lógicas, multiplexor, decodificador, contador, flip flop.
- introducción
En el mundo digital es notable observar el manejo de los datos y la fácil manipulación que se pueden lograr con ellos, desde almacenar, generar, transmitir y distribuir información para lograr algún fin.
En este informe, se demostrará para un caso en particular (ver figura 1) el manejo de los datos al ser visualizados en diferentes displays. Sin embargo, el control estará dirigido por un contador y un DMUX quien habilitara las diferentes salidas (7 segmentos) para cada entrada.
[pic 1]
Figura 1. Trabajo a realizar: Diagrama de bloques del sistema.
- ANÁLISIS DEL PROBLEMA
Tal como se vio en el diagrama de bloques, la primera parte a trabajar se encuentra en el conmutador. Este es un multiplexor cuádruple de 4 canales (ver figura 2).
El papel de este multiplexor es permitir la entada de los datos según el cambio del selector.
[pic 2]
Figura 2. Multiplexor de 4 canales de 4 bits.
Nota: S0 y S1 son los selectores del multiplexor, y varían su nivel de acuerdo al contador. GN es el enable del conmutador(activo bajo).
Seguidamente, la segunda etapa se encuentra el decodificador (ver figura 3). En este caso se utiliza el 74LS47, quien es el que habilita las salidas (7 segmentos). Sus entradas A, B, C, D son las 4 salidas del conmutador.
[pic 3]
Figura 3. Decodificador de BCD a 7SEG
Nota: LTN, RBIN y BIN estarán siempre altas.
Ahora, lo más importante es el sistema de control. Para esta parte, se realiza un MAPA DE KARNAUGH (ver tabla 1), de allí se determina el uso de un DMUX (Figura 4).
CLK | S1 | S0 | Y0 | Y1 | Y2 | Y3 |
0 | x | x | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | 0 | 0 | 0 |
1 | 0 | 1 | 0 | 1 | 0 | 0 |
1 | 1 | 0 | 0 | 0 | 1 | 0 |
1 | 1 | 1 | 0 | 0 | 0 | 1 |
[pic 4]
Figura 4. Símbolo Des-multiplexor de 4 canales y un bit.
El DMUX se encarga sincrónicamente junto con el multiplexor de generar una señal alta a la entrada común del 7 segmentos correspondiente. Logrando visualizar alternadamente cada número BCD en cada 7 segmentos; y esto con controlado por la frecuencia del reloj.
...