Decodificadores

Decodificadores, Multiplexores

Marcelo Guarini

Departamento de Ingenier´ıa Ele´ctrica,

1 Decodificadores

Un decodificador es un circuito combinacional que convierte informacio´ n binaria de bits (entradas) en un ma´ximo de salidas u´ nicas. Si la informacio´ n codificada de bits tiene combinacio´ nes no utilizadas, por ejemplo en un decodificador BCD, entonces el decodificador puede tener menos de salidas.

La figura 1 muestra el circuito esquema´tico ba´sico de un decodificador de 2 entradas y cuatro salidas. Adicionalmente, la figura 1 muestra en forma de un diagrama de tiempos o cronograma las salidas

y , en funcio´ n de las entradas y .

Decodificador básico de 2 a 4 líneas Cronograma

Figure 1: Diagrama esquema´tico y cronograma correspondiente a un decodificador ba´sico de dos a cuatro l´ıneas.

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas de las compuer- tas AND corresponde a cada uno de los minterms posibles para funciones de dos variables, en este caso representadas por las entradas y . Tenemos entonces que

Podemos ver que sumando los minterms correspondientes a una funcio´ n de dos variables, utilizando una compuerta OR, podemos implementar cualquier funcio´ n, siempre que esta sea de dos variables.

No todos los decodificadores son tan simples como el que se muestra en la figura 1. En general, estos tienen una entrada que permite la habilitacio´ n de las salidas. Esta entrada recibe el nombre de enable que significa habilitar. Por convencio´ n la entrada de enable es casi siempre negada, es decir las salidas estan habilitadas siempre que la entrada enable sea 0. La figura 2 muestra un decodificador de dos a cuatro l´ıneas con entrada de habilitacio´ n . No´ tese que las salidas ahora provienen de compuertas NAND, por lo que estas esta´n complementadas, es decir, son cero cuando la combinacio´ n de entrada les corresponde. Esto se aprecia claramente en el diagrama de tiempos de la figura 2.

Decodificador de 2 a 4 líneas Diagrama de tiempo o cronograma

Decodificadores, Multiplexores

Marcelo Guarini

Departamento de Ingenier´ıa Ele´ctrica,

1 Decodificadores

Un decodificador es un circuito combinacional que convierte informacio´ n binaria de bits (entradas) en un ma´ximo de salidas u´ nicas. Si la informacio´ n codificada de bits tiene combinacio´ nes no utilizadas, por ejemplo en un decodificador BCD, entonces el decodificador puede tener menos de salidas.

La figura 1 muestra el circuito esquema´tico ba´sico de un decodificador de 2 entradas y cuatro salidas. Adicionalmente, la figura 1 muestra en forma de un diagrama de tiempos o cronograma las salidas

y , en funcio´ n de las entradas y .

Decodificador básico de 2 a 4 líneas Cronograma

Figure 1: Diagrama esquema´tico y cronograma correspondiente a un decodificador ba´sico de dos a cuatro l´ıneas.

Tanto del circuito como del cronograma podemos deducir que cada una de las salidas de las compuer- tas AND corresponde a cada uno de los minterms posibles para funciones de dos variables, en este caso representadas por las entradas y . Tenemos entonces que

Podemos ver que sumando los minterms correspondientes a una funcio´ n de dos variables, utilizando una compuerta OR, podemos implementar cualquier funcio´ n, siempre que esta sea de dos variables.

No todos los decodificadores son tan simples como el que se muestra en la figura 1. En general, estos tienen una entrada que permite la habilitacio´ n de las salidas. Esta entrada recibe el nombre de enable que significa habilitar. Por convencio´ n la entrada de enable es casi siempre negada, es decir las salidas estan habilitadas siempre que la entrada enable sea 0. La figura 2 muestra un decodificador de dos a cuatro l´ıneas con entrada de habilitacio´ n . No´ tese que las salidas ahora provienen de compuertas NAND, por lo que estas esta´n complementadas, es decir, son cero cuando la combinacio´ n de entrada les corresponde. Esto se aprecia claramente en el diagrama de tiempos de la figura 2.

Decodificador de 2 a 4 líneas Diagrama de tiempo o cronograma

Figure 2: Diagrama esquema´tico y cronograma correspondiente a un decodificador de dos

...