Electrónica II

[pic 1][pic 2]

ELECTRÓNICA II TAREA SEMANA 5

Nombre del estudiante

Nombre de la carrera

INTRODUCCION

La lógica combinacional es un tipo de diseño de circuitos digitales en el que las salidas dependen únicamente de las entradas en un momento dado. En otras palabras, no hay elementos de memoria en el circuito y, por lo tanto, las salidas son determinadas exclusivamente por las entradas actuales.

En este contexto, se me ha contratado para diseñar un sistema que permita la codificación digital de datos para una industria que elabora componentes de radiocomunicaciones. Para llevar a cabo esta tarea, es necesario identificar los componentes MSI adecuados que permitan la recepción de los bits de entrada y la activación de los 3 bits de salida correspondientes en binario. Uno de los componentes MSI que puede cumplir esta función es el codificador de prioridad, que prioriza la entrada más significativa en caso de que se presenten varias entradas activas simultáneamente.

Además, la empresa requiere un circuito sumador que utilice el circuito integrado 74LS83 o 74LS283, así como display 7 segmentos y el decodificador 47LS47. Este circuito debe incorporar un comparador que permita verificar si el resultado de la suma es igual a 0, utilizando un circuito integrado 75LS85. Con estas especificaciones, se puede diseñar un circuito sumador capaz de realizar operaciones aritméticas básicas y comparar los resultados para determinar el modo de operación de los circuitos integrados seleccionados.

[pic 3]

1. El circuito multiplexor que se utilizará debe recibir 8 bits de entrada y activar la salida correspondiente, de modo que los números de entrada pares tengan un valor de 0 y los números impares tengan un valor de 1.

Para lograr esto, podemos utilizar un multiplexor de 8 a 1. Es decir, un multiplexor que tenga 8 entradas (para los 8 interruptores digitales de entrada) y 3 entradas de selección (para las 3 entradas selectoras).

El circuito MSI que utilizaremos para este propósito será un Multiplexor 8 a 1 utilizando un decodificador 3 a 8. El decodificador 3 a 8 se encargará de seleccionar la salida correspondiente del multiplexor, dependiendo del valor de las entradas selectoras.

Procedimiento de diseño:

1. Identificar el número de entradas y salidas del multiplexor.
2. Diseñar el diagrama lógico del decodificador 3 a 8, que tendrá 3 entradas y 8 salidas.
3. Conectar las entradas del decodificador a las 3 entradas selectoras del multiplexor.
4. Conectar las salidas del decodificador a las líneas de selección del multiplexor.
5. Conectar los 8 interruptores digitales de entrada a las líneas de datos del multiplexor.
6. Conectar la salida del multiplexor a la salida equivalente en binario.

Para la codificación digital de los datos de la industria de componentes de radiocomunicaciones, se pueden utilizar los 8 interruptores digitales que generan las combinaciones equivalentes del 0 al 7 en binario. Cada una de estas combinaciones representa una señal de entrada única que debe ser codificada en una señal de salida de 3 bits en binario.

Para llevar a cabo esta tarea, se puede utilizar un codificador de prioridad de 3 a 8. Este tipo de codificador es capaz de recibir 3 señales de entrada y activar una de las 8 salidas correspondientes dependiendo de la combinación de entrada presente. En este caso, se pueden utilizar los 8 interruptores digitales como entradas y el codificador de prioridad de 3 a 8 para generar las salidas en binario correspondientes.

En particular, se puede utilizar el circuito integrado 4532 como codificador de prioridad de 3 a 8. Este componente cuenta con 3 entradas y 8 salidas que se activan de manera exclusiva en función de la combinación de entrada presente. En este caso, se pueden utilizar los interruptores digitales como entradas y las salidas del codificador de prioridad de 3 a 8 como salidas de codificación de datos.

1. Simula el circuito utilizando simulador Proteus e Investiga en el datasheet (hoja técnica) del decodificador utilizado su tabla lógica de funcionamiento.

Simulación del circuito en Proteus:

[pic 4]

Datasheet encoder 4532: Diagrama funcional:

[pic 5][pic 6]

Tabla de verdad:

[pic 7]

Comprobación del funcionamiento en Proteus: Prueba 1:[pic 8]

...