INTEGRACION MODULAR

INTEGRACION MODULAR

DETM: discret event time model
son eventos discretos
🡪intervalos variables en función de LUT

• Pico segundo- pico segundo

“evento ocurre cuando acaba el procesador”

FASES DE SIMULACION

-Fase 0
Inicialización: señales con sus iniciales = ‘0’

-Fase 1:
Transacciones: generamos los estados para los eventos /simulación

-Fase 2:
modificación de las transacciones 🡪 se generan la lista de eventos en función de las transacciones de la fase 1

F1, F2 🡪 Se ejecutan cíclicamente/ ya no hay transacciones

SENTENCIAS DE SIMULACION

Para la simulación se utiliza la palabra Wait on 🡪 Ejecuta hasta cumplir la simulación.

“LISTA DE SENALES” No se ejecuta instrucciones posteriores hasta modificar una señal de la lista.

Tiempo* no se ejecuta hasta que la instrucción anterior acabe.

Condicion= no se ejecuta hasta que la condición se haya aceptado.

IMPLEMENTACION

Sistesis + Simulacion = implementación

• Sistema digital a implementación.

MAQUINAS DE ESTADO FINITOS:

*Multiplexsores: varias in/ out

🡪 MUX-MPX/ TX de varios datos hacia una misma de forma ordenada

Basado en compuertas lógicas= se debe leer cada in ordenadamente según sus habilidades/ conmutador

In’s: ingresan los datos 🡪 # de ins= 2^n, número de entradas

Out: via única de salida de los datos de In’s

Select: serán en función de los bits de In/ nos permite elegir que Ins sacarán sus datos a la out/ binarios

Enable: on/off circuito

Contadores: forma ascendente y descendente, secuencial, Vinicial y Vfinal/ Memorias= flip-flop
almacena + incrementa= máquina de estado

El más común: 4 bits
0🡪 0+n🡪n=n🡪0

No necesita clock
salidas se realimentan con las entradas

Cont Sincrono: tienen reloj, se controlan las salidas.

Maquina de estado

Finite State Machine= FSM
cambian el estado de las in/out.

Conjunto de estados= In’s/out’s

Maq. De estado DE MEALY:

Según la in y el estado dependerá la out

Maq. De estado DE MOORE:

Según el estado dependerá la out🡪 independienre de la in

TAREA: QUE ES Y COMO  IM

...