Logica De Emisor Acoplado

Definición

La familia ECL, Lógica Acoplada en Emisor (emmiter-coupled logic) son unos circuitos integrados digitales los cuales usan transistores bipolares, pero a diferencia de los TTL en los ECL se evita la saturación de los transistores, esto da lugar a un incremento en la velocidad total de conmutación. La familia ECL opera bajo el principio de la conmutación de corriente, por el cual una corriente de polarización fija menor que la corriente del colector de saturación es conmutada del colector de un transistor al otro. Este tipo de configuraciones se les conoce también como la lógica de modo de corriente (CML; current-mode logic).

Fundamento de las ECL

El funcionamiento de los circuitos ECL se basa en el mismo del amplificador diferencial. Los transistores no se saturan, la operación normal es en zona activa, lo que constituye una de las razones que hace que estos circuitos sean los mas veloces de los circuitos integrados digitales.

La configuración de una ECL

Está basada en el amplificador diferencial, denominado así porque su salida es proporcional a la diferencia entre dos tensiones de entrada V1 y V2. Este circuito se utiliza principalmente en sistemas analógicos, pero también tiene propiedades digitales, llegando a ser la base de construcción de la lógica de emisor acoplado o ECL (en algunos casos nos la podemos encontrar como lógica de modo corriente o CML), como lo muestra el circuito.

Al aumentar el número de entradas, es necesario poner dos seguidores de emisor para igualar niveles de tensión de entrada y salida.

Si V1 es igual que V2 se tendrá que, por simetría del circuito, las corrientes de los transistores son iguales. Sin embargo, si V1 sobrepasa a V2 en aproximadamente 0,1 voltio, el transistor T1 estará en conducción y T2 en corte; e inversamente, si V1 es menor que V2 en 0,1 voltio, entonces T2 conducirá y T1 estará en corte.

La corriente de emisor se mantiene prácticamente constante, y se transfiere o conmuta del transistor T1 al T2 cuando la tensión V1 varía desde 0,1 V, por encima de la tensión de referencia V2, hasta 0,1 voltios por debajo de esta tensión. Excepto dentro de un margen muy estrecho de variación de la tensión de entrada V1, a la salida S sólo puede tener uno de dos posibles valores y, por tanto, actúa como circuito digital.

Los dos niveles lógicos pueden deducirse fácilmente. Si T2 está en corte, la tensión de salida será igual a la de alimentación y se estará a nivel lógico 1. Cuando T2 está en conducción, los valores de las resistencias calculados previamente harán que el transistor se encuentre en su zona activa, es decir, T2 estará en su región activa cuando la unión colector-base esté polarizada inversamente. Entonces, la tensión de salida será la de alimentación menos la caída de tensión en la resistencia de colector, obteniendo de esta manera el estado lógico 0.

Puesto

...