DRAM XDR2

XDR2 DRAM

XDR2 DRAM es un tipo de Memoria dinámica de acceso aleatorio que es ofrecido por Rambus. Fue anunciado el 07 de julio de 2005[[] 1] y la especificación para el cual fue lanzado el 26 de marzo de 2008. Rambus ha diseñado XDR2 como una evolución de y el sucesor, XDR DRAM.

XDR2 DRAM está diseñado para uso en tarjetas gráficas de gama alta y equipos de red.

Como una compañía de semiconductores integrados, Rambus sólo produce un diseño; debe hacer acuerdos con los fabricantes de memoria para producir chips de DRAM XDR2, y ha habido una notable falta de interés en hacerlo. [2]

Cambios de XDR DRAM

Señalización

Además de un reloj mayor tasa (hasta 800 MHz), las líneas de datos diferencial XDR2 transferir datos a 16 veces el sistema tarifa de reloj, transferencia de 16 bits por pin por ciclo de reloj. Esta "tarifa de datos hexadecimales" es dos veces multiplicador de × 8 de XDR. También se ha duplicado el tamaño de ráfaga básica.

A diferencia de XDR, comandos de memoria también se transmiten sobre enlaces punto a punto diferencial en esta alta tasa de datos. El autobús de comando varía entre 1 y 4 bits de ancho. Aunque cada bit requiere 2 cables, es todavía menos que el autobús 12-wire XDR solicitud, pero debe crecer con el número de fichas dirigida.

Micro-threading

Hay un límite básico a con qué frecuencia datos pueden ser traídos desde la fila actualmente abierta. Esto es típicamente 200 MHz SDRAM estándar y 400 a 600 MHz para la memoria de gráficos de alto rendimiento. Cada interfaz velocidades requieren traer grandes bloques de datos con el fin de mantener la interfaz ocupado sin violar el límite de frecuencia DRAM interno. 16 × 800 MHz, para mantenerse dentro de un 400 MHz columna acceso tasa requeriría a una transferencia de ráfaga de 32 bits. Multiplicado por un chip de 32 bits amplio, esto es una recuperación mínima de 128 bytes, inconvenientemente grandes para muchas aplicaciones.

Los chips de memoria típica internamente se dividen en 4 cuadrantes, con mitades izquierdas y derechas, conectados a diferentes mitades del bus de datos y parte superior / inferior mitades están siendo seleccionadas por número de banco. (Por lo tanto, en un típico DRAM 8-banco, habría medio 4-bancos por cuadrante.) XDR2 permite abordar independientemente cada cuadrante, así que las dos mitades del bus de datos pueden recuperar datos de diferentes bancos. Además, los datos de cada banco media están sólo la mitad de lo que se necesita para mantener el bus de datos completo; accesos a un medio-Banco superior deben ser alternados con acceso a un banco medio inferior.

Esto efectivamente duplica el número de bancos y reduce el tamaño de acceso de datos mínima por un factor de 4, aunque con la limitación que tiene acceso a deben ser repartidos uniformemente todos los 4 cuadrantes. [3] [4]

XDR DRAM 2

XDR

...