Microcontrolador MSP430

Capitulo 1

En este capítulo se describe la arquitectura del MSP430.

1.1 Arquitectura

1.2 Sistema de reloj flexible

1.3 Emulación incrustada

1.4 Espacio de Dirección

1.5 Mejoras Familia MSP430x2xx

1.1 Arquitectura

El MSP430 incorpora una CPU de 16 bits RISC, periféricos, y un sistema de reloj flexible que interconexión

Utilizando un bus de von Neumann-memoria común electrónico (MAB) y el bus de datos de la memoria (MDB) (ver Figura 1-1). La asociación de una CPU moderna con periféricos analógicos y digitales asignados en memoria modulares, el MSP430 ofrece soluciones para las exigentes aplicaciones de señal mixta.

Las principales características de la familia MSP430x2xx incluyen:

• Arquitectura Ultralow-poder se extiende la vida de la batería

- Retención de RAM 0,1 mu

- Modo de reloj en tiempo real 0.8 mu

- 250 mu A / MIPS activo

• De alto rendimiento analógico ideal para la medición de precisión

- Temporizadores Comparador-bloqueados para medir elementos resistivos

• 16 bits RISC CPU permite nuevas aplicaciones a una fracción del tamaño del código.

- Archivo de registro grande elimina trabajando cuello de botella archivo

- Diseño de núcleo compacto reduce el consumo de energía y el costo

- Optimizado para la programación de alto nivel moderna

- Sólo 27 instrucciones básicas y siete modos de direccionamiento

- Capacidad de vectored interrupción Amplia

• En-Sistema programable flash permite que los cambios de código flexibles, actualizaciones de campo y registro de datos

[pic 1]

1.2 Sistema de reloj flexible

El sistema del reloj está diseñado específicamente para aplicaciones que funcionan con baterías. Un reloj auxiliar de baja frecuencia (ACLK) es impulsado directamente por un común cristal del reloj de 32 kHz. El ACLK se puede utilizar para un fondo reloj en tiempo real auto despertador función. Un oscilador controlado digitalmente alta velocidad integrado (DCO) puede la fuente del reloj maestro (MCLK) utilizado por los periféricos de la CPU y de alta velocidad. Por diseño, el DCO es activa y estable en menos de 2 mS a 1 MHz. Soluciones basadas en MSP430 utilizan eficazmente el alto rendimiento 16-bit CPU RISC en ráfagas muy cortas.

• Baja frecuencia de reloj auxiliar = modo stand-by Ultralow-poder

• reloj maestro de alta velocidad = procesamiento de señales de alto rendimiento.

1.3 Emulación Embedded

Dedicado lógica emulación incorporado reside en el propio dispositivo y se accede a través de JTAG sin usar recursos adicionales del sistema.

Los beneficios de la emulación integrado incluyen:

• desarrollo discreto y depurar con la ejecución plena velocidad, puntos de ruptura, y-pasos individuales en un aplicación son compatibles.

• Desarrollo está sujeta en-sistema para las mismas características que la aplicación final.

• integridad de señal mixta se conserva y no está sujeto a la interferencia del cableado.

Espacio 1.4 Dirección

La arquitectura MSP430 von-Neumann  ha un espacio de direcciones compartido con registros de funciones especiales (SFR), periféricos, memoria RAM y Flash / ROM como se muestra en la Figura 1-2. Ver los datos específicos del dispositivo hojas de mapas específicos de memoria. Código de acceso siempre se realizan en direcciones incluso. Los datos pueden ser visitada como bytes o palabras.

El espacio de memoria direccionable es actualmente de 128 KB.

[pic 2]

1.4.1 Flash / ROM

La dirección de inicio de Flash / ROM depende de la cantidad de Flash / ROM presente y varía según el dispositivo. La dirección final para Flash / ROM es 0x0FFFF para dispositivos con menos de 60 KB de Flash / ROM. Flash se puede utilizar tanto para el código y los datos. Tablas de Word o de bytes pueden ser guardados y usados en Flash / ROM sin necesidad de copiar las tablas a la RAM antes de usarlos.

La tabla de vectores de interrupción se hace corresponder a los superiores 16 palabras de Flash / ROM espacio de direcciones, con el mayor vector de interrupción de prioridad en la dirección de palabra Flash / ROM más alto (0x0FFFE).

1.4.2 RAM

RAM comienza a 0200H. La dirección final de RAM depende de la cantidad de RAM presente y varía según el dispositivo. RAM puede ser utilizado tanto para código y datos.

1.4.3 Módulos periféricos

Módulos periféricos se asignan al espacio de direcciones. El espacio de direcciones de 0100 a 01FFh es reservada para módulos periféricos de 16 bits. Estos módulos deben tener acceso a las instrucciones de palabras. Si byte se utilizan instrucciones, sólo incluso direcciones son permisibles, y el byte alto del resultado es siempre 0.

El espacio de direcciones de 010h a 0FFh está reservado para los módulos periféricos 8 bits. Estos módulos deben ser visitada con instrucciones byte. Acceso de lectura de módulos byte usando operaciones de palabras en los resultados datos impredecibles en el byte alto. Si los datos de la palabra se escribe en un módulo de bytes sólo el byte bajo se escribe en el registro periférica, ignorando el byte alto.

1.4.4 Registros de funciones especiales (SFR)

Algunas funciones periféricas se configuran en el SFR. Los SFRs se encuentran en las inferiores 16 bytes de la abordar el espacio, y están organizados por byte. SFR debe accederse utilizando sólo las instrucciones de bytes. Vea la hojas de datos específicos del dispositivo para bits de SFR aplicables.

1.4.5 Organización de la memoria

Bytes se encuentran en pares o impares direcciones. Las palabras sólo se encuentran en direcciones incluso como se muestra en

Figura 1-3. Al utilizar las instrucciones de palabras, sólo podrán utilizarse incluso direcciones. El byte bajo de una palabra es siempre una incluso de direcciones. El byte alto se encuentra en la siguiente dirección impar. Por ejemplo, si una palabra de datos se encuentra en la dirección xxx4h, entonces el byte bajo de la palabra de datos se encuentra en la dirección xxx4h, y el byte alto de esa palabra se encuentra en la dirección xxx5h.

...