SISTEMAS DIGITALES PRACTICA

OBJETIVOS:

• Hacer con el material el esquema de bit de paridad

Marco teórico

Protocolo de Comunicación RS-232C

El RS-232C consiste en un conector tipo DB-25 de 25 pines, aunque es normal encontrar la versión de 9 pines DB-9, mas barato e incluso más extendido para cierto tipo de periféricos (como el ratón serie del PC). En cualquier caso, los PCs no suelen emplear más de 9 pines en el conector DB-25. Las señales con las que trabaja este puerto serie son digitales, de +12V (0 lógico) y -12V (1 lógico), para la entrada y salida de datos, y a la inversa en las señales de control. El estado de reposo en la entrada y salida de datos es -12V. Dependiendo de la velocidad de transmisión empleada, es posible tener cables de hasta 15 metros.

Comprobador o Generador De Paridad

Es un dispositivo que cancelación un “1” en su salida, si el número de “1’s” multitudes en sus entradas es par y un “0” si esta suma es impar. Suele designarse en este caso comprobador de paridad par. Un comprobador de paridad impar (o comprobador de imparidad), da sus salidas al revés (complementarias) de lo indicado, esto es: si el número de "1's" en sus entradas es impar, su salida vale "1" y "0" si es par.

Figura 5.6: Comprobador de paridad

Visto como productor, en el primer caso tendremos un generador de imparidad y en el segundo de paridad. Contando la cantidad total de “1’s” entre las entradas y el generador, daría impar en el primer caso (par + 1) y par en el segundo (impar + 1).

Comprobador de 2 Bits

Con referencia a la figura 5.7 si hacemos la entrada de control Pi = 1 tendre¬mos un comprobador de paridad de los bits A y B (sería un generador de imparidad) y con Pi = 0 obtendríamos un comprobador de imparidad (generador de paridad).

Pi A B P

0 0 0 0

0 0 1 1

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 1

Figura 5.7: Comprobador de paridad de 2 bits

P = Pi´A´B+Pi´AB´+Pi A´B´+PiAB = Pi´(A´B+AB´)+Pi(A´B´+AB) =Pi´(A⊕B)+Pi(A⊕B)´

P = Pi  A  B

En la figura 5.8 se muestra la implementación mediante puertas XOR:

Figura 5.8: Implementación del comprobador de paridad de 2 bits

En la figura 5.9 se esquematiza un comprobador/generador de paridad de 4 bits. Puede demostrarse que con Pi = 0 si la paridad de las entradas A, B, C, D es par, se genera un 1 y si es impar un 0 y al revés si la paridad de las entradas fuera impar. También podría utilizarse este esquema para generar o detectar la paridad de 5 bits, poniendo la quinta línea en la entrada Pi.

Figura 5.9: Comprobador/generador de paridad de 4 bits

...