TRABAJO MICROELECTRONICA FASE 1

FASE 1: Diseño de la Compuerta Seleccionada

Se selecciona la compuerta NOT o inversora para el desarrollo de la primera etapa, esta compuesta niega el valor de la señal de entrada es decir:

El CMOS combina un E-MOSFET de canal n y uno de canal p en una configuración en serie, como muestra la figura 1. El voltaje de entrada en las compuertas es 0 V o VDD. Observe que tanto VDD como tierra están conectados a la fuente de los transistores. Para evitar confusiones se utiliza el término VDD para el voltaje positivo, localizado en la fuente del dispositivo de canal p.
Cuando Vent =0 V, Q1 está encendido y Q2 apagado, como se muestra en la parte (b). Debido a que Q1 actúa como un interruptor cerrado, la salida es aproximadamente VDD. Cuando Vent =VDD, Q2 está encendido y Q1 apagado, como se muestra en la parte (c). Como Q1 actúa como un interruptor cerrado, la salida básicamente está conectada a tierra (0 V).

[pic 1]

Figura 1. Operación de un Inversor CMOS

Una ventaja importante del CMOS es su bajo consumo de potencia de cd. Como los MOSFET están en serie y uno de ellos siempre está apagado, realmente no hay corriente proveniente de la fuente de cd en el estado de operación. Cuando los MOSFET conmutan, hay corriente durante un lapso de tiempo muy corto porque ambos transistores permanecen encendidos durante esta corta transición de un estado al otro.

Diseño del Circuito Integrado

Para el diseño del circuito integrado de la compuerta NOT se usara el software DSCH y para la generación del layout se usara Microwind.

En la figura 2 se aprecia la interfaz del programa DSCH, del panel del lado derecho se seleccionan los transistores MOSFET tipo n y p y se ubican en el área de trabajo como se aprecia en la figura 3.

[pic 2]

Figura 2. Programa DSCH

[pic 3]

Figura 3. Selección y ubicación de los transistores

Ahora se procede a agregar las líneas de conexión entre los elementos así como un botón y un led para poder realizar la simulación en el programa. En la figura 4 se aprecia el montaje final y en las figuras 5 y 6 se aprecia el resultado de la simulación, en la primera cuando la señal de entrada es cero y en la siguiente cuando la señal de entrada esta activa.

...