Informe CAD

CAD- Redes y controladores industriales I

Conversión Analógica/Digital

1. Introducción. Misión del convertidor analógico/digital

La salida de los sensores, que permiten al equipo electrónico interaccionar con el entorno, es normalmente una señal analógica, continua en el tiempo. En consecuencia, esta información debe convertirse a binaria (cada dato analógico decimal codificado a una palabra formada por unos y ceros) con el fin de adaptarla a los circuitos procesadores y de presentación. Un convertidor analógico-digital (CAD) es un circuito electrónico integrado cuya salida es la palabra digital resultado de convertir la señal analógica de entrada.

La conversión a digital se realiza en dos fases: cuantificación y codificación. Durante la primera se muestrea la entrada y a cada valor analógico obtenido se asigna un valor o estado, que depende del número de bits del CAD. El valor cuantificado se codifica en binario en una palabra digital, cuyo número de bits depende de las líneas de salida del CAD. Estos dos procesos determinan el diseño del circuito integrado.

En la práctica, el proceso de conversión está sujeto a numerosas limitaciones resultado de los procesos de fabricación. Las más relevantes son el tiempo de conversión y la finitud del número de estados de salida. La conversión involucra un tiempo y, en consecuencia, supone una incertidumbre que limita la velocidad máxima de la entrada. Los valores discretos del proceso de cuantificación llevan consigo un error y una limitación de resolución del circuito. La elección del CAD en un diseño electrónico dependerá de la adaptación de sus rasgos a los requerimientos de la aplicación.

1.1. Principios operativos de los CADs. Ejemplos de operación y parámetros estáticos

En un CAD de N bits hay 2N estados de salida y su resolución (porción más pequeña de señal que produce un cambio apreciable en la salida) se expresa como 1/2N (una parte en el número de estados). Con frecuencia la resolución se expresa a partir del margen de entrada del convertidor para definir el intervalo de cuantización o espacio de 1 LSB (Least Significant Bit; bit menos significativo).

1LSB q M arg en

2 N

La figura 1 representa la respuesta de un convertidor A/D de 3 bits a una entrada analógica senoidal de 1 kHz de frecuencia, valor medio 5 V y valor cresta a cresta de 10 V, coincidentes con el margen de entrada. En ella se observan los 23=8 estados de la salida, correspondientes a los códigos binarios desde el 000 al 111. Cada intervalo de cuantización tiene una anchura de 10 (V)/8 (estados)=1,25 V.

La figura 2 representa la respuesta del convertidor con un bit más. Se observa en ella el aumento de la resolución, ahora con 16 estados, que permite aproximar la señal digitalizada a la analógica original. El intervalo de cuantización es en este caso la mitad, y la resolución es el doble.

111

110

101

100

011

010

001

000

q=1,25 V

Fig. 1. Digitalización de una señal analógica por un convertidor A/D de 3 bits. Se observan los 8 estados de cuantización de 1,25 V de anchuray los límites de cada intervalo de cuantización en ordenadas.

Fig. 2. Digitalización de una señal analógica por un convertidor A/D de 4 bits (16 estados).

El CAD es un dispositivo no lineal, por lo que no tiene sentido la consideración de función transferencia. Su relación entrada-salida viene dada por una característica escalonada. La figura 3 representa característica ideal de un CAD de 3 bits. En ella se consideran los puntos de decisión situados en el centro de cada intervalo de cuantización (1/2 LSB).

Códigos

de salida Curva

8 ideal

q

7

Margen

de entrada

0

111

110

101

100

011

010

001

000

(lineal)

Curva teórica

1 LSB

1,25 2,5 3,75 5 6,25 7,5 8,75 10 Entrada (V)

1/8 FE 1/4 FE 7/8 FE

Fig. 3. Curva de transferencia de un CAD de 3 bits con cuantificación uniforme. Los puntos de decisión se sitúan en la mitad de cada intervalo de cuantización. Se ha supuesto un FE=10 V.

Los puntos de decisión pueden considerarse en los extremos o en los centros de cada intervalo de cuantificación. Por ejemplo, en el caso de los 8 estados anteriores, si las transiciones se dan en los extremos, la última se daría en el estado 7, que correspondería a una tensión de entrada de 7 1,25 V = 8,75 V. Esto es igual que hacer 10 – 1,25 V, que resulta a su vez de la generalidad:

Para este mismo caso de de 8 estados, si las transiciones se dan en los puntos centrales de los intervalos, entonces, la última transición se da en el punto de decisión correspondiente al estado 7 + q/2 = 71,25 + 0,125 = 8,875 V. En general, se da en el punto:

Esta expresión puede verse también como:

La gráfica característica resume las especificaciones estáticas del proceso de conversión de un CAD. A continuación se exponen las limitaciones dinámicas de estos circuitos como consecuencia del proceso de muestreo de la señal analógica a convertir.

1.2. Muestreo de señales analógicas. Teorema de Shannon

Al muestrear una señal de entrada, el CAD almacena su valor analógico en instantes de tiempo fijos y equiespaciados (periodo de muestreo) determinados por el circuito de muestreo y retención (Sample and Hold, S&H circuit). Si la información que porta la señal no experimenta cambios bruscos se puede muestrear a frecuencia baja sin temor a perder información crucial de la señal. Sin embargo, según muestra la figura 4, si la señal de interés fluctúa con velocidad, una velocidad de muestreo baja conlleva pérdida de información cuando se trata reproducir la señal original a partir de las muestras (cuantificación). En estos casos es necesario muestrear con

...