Sumador de serie
Enviado por Ivorra • 6 de Enero de 2015 • Tesis • 696 Palabras (3 Páginas) • 314 Visitas
Introducción
Sumador serial Para la implementación de ésta práctica utilizamos registros de corrimiento 74194 los cuales como ya habíamos visto controlan las posiciones de los bits de datos binarios, recorriendo los bits a la izquierda o a la derecha. Esta función la utilizaremos para sumar dos números de 4 bits de a un par a la vez, lo que se llama comúnmente como sumador serial.
Objetivo Implementar un sumador serial de 4 bits Materiales Integrados: -74194ª (registro universal) -74283 (sumador completo) -7490 (contador) -74175 (F.F tipo D) -7400 (Compuerta NAND) Generador de señales Protoboard Fuente Alambre Sumador serial ("Serial Adder"). • Utilizando un registro de desplazamiento bidireccional de 4 bits (74194), implementar un sumador serial observando el desplazamiento de los bits y sumándolos un par a la vez • Utilizar los registros como carga en paralelo y salida serial, Comprobar la suma y los carry de salida posibles durante ésta. Para el corrimiento de los bits y el proceso de carga
paralelo; utilizamos la configuración requerida de la tabla de verdad del datastheet.
FIGURA1. Tabla de verdad de registro 74194 Procedimiento:
Como queremos implementar un sumador serial de 4 bits. Necesitamos 3 registros 74194. Dos de ellos para los números a sumar, y el tercero para que guarde la suma. Dado que el objetivo de esta práctica es implementar una aplicación de los registros, la suma de los números se realizará en un sumador completo (74283), utilizaremos además un flip flop tipo d para controlar los carry de las sumas (puesto que la suma es de a pares). Ya que la salida serial de los registros se va a utilizar con “ceros” y queremos que luego de la suma ésta se detenga, implementamos un circuito que deshabilite el reloj del registro que guarda la suma. Esta parte del circuito la diseñamos con un contador (7490) configurado para que se detenga cuando cuente hasta cuatro, y con esta salida deshabilitamos el reloj del registro.
Implementación:
3 4 5 6 7 2 9 10 1 11
74194
SL SR S0 S1
~CLR CLK
A B C D
QA QB QC QD
15 14 13 12
A
1 3 8 10 16 4 7 11 13 RPACK 4 4 5 12 13 1 9
74283
B4 B3 B2 B1 C0 C4
A4 A3 A2 A1
S4 S3 S2 S1
15 2 6 9 14
3 4 5 6 7 2 9 10 1 11
74194
SL SR S0 S1 ~CLR CLK
A B C D
QA QB QC QD
15 14 13 12
3 4 5 6 7 2 9 10 1 11
74194
SL SR S0 S1 ~CLR CLK
A B C D
QA QB QC QD
15 14 13 12
A
74175
~CLR CLK
1D 2D 3D 4D
1Q ~1Q 2Q ~2Q 3Q
...