Amplificador Multi-Etapa Y Realimentación



Amplificador Multi-Etapa y Realimentación

Achury Duarte Rodrigo, Ávila Cruz Rafael Augusto, Jaramillo Andrés Felipe

rachuryd@unal.edu.co , raavilac@unal.edu.co , afjaramilloj@unal.edu.co

Universidad Nacional de Colombia

Noviembre 2009

Abstract—The present document gives details of the analysis, simulation and development of a multistage amplifier, using Bipolar Junction and JFET transistors. Initially the amplifier is going to be designed to achieve a voltage gain above 200 and a current gain of a million. Finally, after a feedback analysis the amplifier is going to be improved to obtain a voltage gain of 40 as well as its input and output resistances get affected.

Índice de Términos—Amplificador multi-etapa, configuración emisor común, configuración colector común (seguidor), realimentación, factor de realimentación.

H

INTRODUCCIÓN

asta el momento, los transistores multi-etapa implementados con transistores BJT han presentado ganancias muy inestables, lo que en un proceso de diseño más riguroso puede llegar a presentar dificultades. Es por tal razón que se acude al diseño utilizando la técnica de retroalimentación, donde es posible mejorar características tales como la independencia con respecto a la temperatura y el beta, y mejorar el acoplamiento de las impedancias a cambio de una reducción en los valores de ganancia.

A continuación se describe el proceso de diseño del amplificador, que adicional a la mejora utilizando técnicas de retroalimentación, incluye un transistor JFET que permite amplificación ideal de potencia ’infinita’ a partir de la producción de energía con corrientes de entrada ’infinitesimales’.

Cálculos y criterios de implementación

Para lograr los parámetros requeridos, el amplificador multi-etapa contara con tres etapas:

Etapa BJT (colector común)⟶Av≈1.

Etapa BJT (emisor común)⟶ Av=100

Etapa con JFET ⟶Av=2.

Etapa BJT (Colector común)

El amplificador seguidor emisor, también llamado colector común, es muy útil pues tiene una impedancia de entrada muy alta y una impedancia de salida baja.

La impedancia de entrada alta es una característica deseable en un amplificador pues, el dispositivo o circuito que lo alimenta no tiene que entregarle mucha corriente (y así cargarlo) cuando le pasa la señal que se desea amplificar.

Este circuito no tiene resistencia en el colector y la salida está conectada a la resistencia del emisor (ver la figura).

Figura 1 Amplificador colector común

Para esta configuración se tiene que:

Nota: se asume que Rl1>>>RL

A_v=R_1/(r_e+R_1 )≅0.98 V/V

Z_i=(r_e+R_1 )( β+1)

Z_o=(r_e//R_1 )

A_i=((A_v Z_i)/R_l )

Se irá a trabajar con el transistor 2N2222 y se sabe que este tiene un β≈150.

Se asumirá una corriente de emisor de 10 mA.

Realizando los cálculos adecuados se tiene:

re=(26 mA)/(10 mA)=2.6 Ω

Como se sabe que RL es de 200Ω.

Z_i=(r_e+R_1 )( β+1)=30.59 kΩ≈30 kΩ

Z_o=(r_e//R_1 )=2.56 Ω

A_i=((A_v Z_i)/R_l )=147 A/A

Para el cálculo del condensador se tendrá en cuenta que la frecuencia de corte mínima es de 700 Hz.

X_c=r_e+R_1

C=1/(2πfX_c )=1.12 μf

La simulación para este circuito se muestra a continuación.

Figura 2. Simulación amplificador colector común.

Etapa BJT (Emisor común)

Se denomina configuración de emisor común porque el emisor es común tanto a las terminales de entrada como a las de salida (en este caso, es también común a las terminales de la base y del colector).

Figura 3 Amplificador emisor común

Para esta configuración se tiene:

A_v=-gm(Rc //Rl)≅-100V/V

Z_i=Rπ

Z_o=(r_c//R_l )

A_i=-((A_v Z_i)/R_l )

Como ya se conoce Rl de la etapa anterior, se supondrá una caída de tensión en la resistencia de colector de 5v, entonces:

Rc=Vc/Ic=5/Ic

Despejando de la formula de Zi, se tiene que Ic es:

Ic=[(1/(100 Vt)-1/5)Rl]^(-1)=180.55μA

Rc=Vc/Ic=5/Ic=27.6 kΩ

Z_i=Rπ=392.6 Ω

Z_o=(r_c//R_l )=14.21 kΩ

A_i=-((A_v Z_i)/R_l )=1.3 A/A

Para el cálculo del capacitor de emisor.

Xc=rπ

C=1/(2πfX_c )=579.12 pf

La simulación para este circuito se muestra a continuación.

Figura 4. Simulación amplificador emisor común.

Es evidente que la ganancia en realidad si fue de -100 veces.

Etapa con JFET

Por sus características de impedancia de entrada son bastante usados estos amplificadores en etapas de entrada.

La configuración utilizada que se siguió para la implementación de la etapa de entrada del amplificador se muestra a continuación en la figura 5.

Figura 5 Amplificador con JFET

Para esta configuración se tiene:

A_v=-(Rd//Rl)/(1/gm+Rs)≅-2 V/V

Z_i=Rg=1 MΩ

Z_o=(R_d//R_l )

A_i=-((A_v Z_i)/R_l )=5102A/A

Para realizar los cálculos, se asumirá a Rs como 300Ω. Tambien se tomara en consideración y con base en anteriores laboratorios, que IDSS=10 mA y que Vgsoff= 1V.

Con estos datos podemos despejar Rd.

A_v=-(Rd//Rl)/(1/gm+Rs)≅-2 V/V⟶Rd=768.6 Ω

Z_o=(R_d//R_l )=259.53 Ω

Para esta etapa no se usaran condensadores, pues el

...