LABORATORIO Nº 1 FLIP FLOPS

LABORATORIO Nº 1

FLIP  FLOPS

1. Objetivos.

• Comprobar experimentalmente el funcionamiento de los circuitos secuenciales capaces memorizar un evento de entrada, denominado flip flops.
• Estudiar el funcionamiento de los circuitos integrados 7476 y 7474.

2. Fundamento Teórico.

2.1. Definición de un FF.

Un circuito flip-flop puede mantener un estado binario indefinidamente (Siempre y cuando se le este suministrando potencia al circuito) hasta que se cambie por una señal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flop’s es el número de entradas que poseen y la manera en la cual las entradas afecten el estado binario.

Es decir, son los elementos básicos de memoria, puesto que pueden almacenar un 0 o 1 de forma permanente.

Siendo los Flip-Flop las unidades básicas de todos los sistemas secuenciales, existen cuatro tipos: el RS, el JK, el T y el D. Y los últimos tres se implementan del primero, pudiéndose con posterioridad con cualquiera de los resultados confeccionar quienquiera de los restantes.

Todos pueden ser de dos tipos, a saber: Flip-Flop activado por nivel (FF-AN) o bien Flip-Flop maestro-esclavo (FF-ME). El primero recibe su nombre por actuar meramente con los "niveles" de amplitud 0-1, en cambio el segundo son dos FF-AN combinados de tal manera que uno "hace caso" al otro.

2.2. Definición de estados posibles de salida de un FF.

Para un flip flop elemental:

• Reset pone “0” cero a Q, por lo tanto Q’ esta en uno “1”.
• Set pone a “1” a Q, por lo tanto Q’ esta en cero “0”.
• Un estado de Forbidden, “prohibido”, en el que Q y Q’ intentan un mismo estado.
• Y por último, un estado en el que Los valores de salida de Q y Q’ son los valores anteriores a la operación de este estado.

Para flip flop´s mas desarrollados, existen estados que dependen de un clock, y habilitadores, que trabajan básicamente con los mismos estados anteriores, pero a diferentes requerimientos, diferentes características.

2.3. Circuitos FF.

Se menciono que un circuito flip-flop puede estar formado por dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lógicos de las figuras. Cada circuito forma un flip-flop básico del cual se pueden construir uno mas complicado. La conexión de acoplamiento intercruzado de la salida de una compuerta a la entrada de la otra constituye un camino de retroalimentación. Por esta razón, los circuitos se clasifican como circuitos secuenciales asincrónicos. Cada flip-flop tiene dos salidas, Q y Q´ y dos entradas S (set) y R (reset). Este tipo de flip-flop se llama Flip-Flop RS acoplado directamente o bloqueador SR (SR latch). Las letras R y S son las iniciales de los nombres en inglés de las entradas (reset, set).

2.3.1. Latch con compuertas NAND.   

El circuito básico NAND o simplemente latch se muestra en la figura. Las dos compuertas NAND están cruzadas y acopladas entre si de manera que la salida de la compuerta NAND1 esta conectada a una de las entradas de la compuerta NAND2 y viceversa. Las salidas de la compuerta, denominadas Q y Q’, respectivamente son las salidas del latch. Bajo condiciones normales, estas salidas siempre serán inversas entre si. Hay dos entradas en el latch: la entrada SET es la que establece Q al estado 1; la entrada  BORRAR es la entrada que borra Q al estado 0.

2.3.1.1. Esquemas.

[pic 1]

2.3.1.2. Modo de operación (Establecimiento, restablecimiento, establecimiento y restablecimiento).

1. SET=CLEAR=1. Esta condición es el estado normal de reposo y no tiene efecto en estado de salida. Las salidas Q y Q’ permanecerán en estado que tenían antes de estas condiciones de entrada.

2. SET=0, CLEAR=1. Esto siempre causara que la salida pase al estado Q = 1, donde permanecerá incluso después que SET retorne a ALTO. A esto se le llama establecimiento del latch.

3. SET=1, CLEAR=0. Esto siempre producirá Q = 0, en el cual la salida permanecerá incluso después que BORRAR retorne a ALTO. A esto se le llama establecimiento o restablecimiento del latch.

4. SET=CLEAR=0. Esta condición intenta establecer y borrar el latch al mismo tiempo y puede producir resultados ambiguos. No se debe emplear

2.3.2. Latch con compuertas NOR.

Dos compuertas NOR cruzadas y acopladas se pueden usar como un latch con compuerta NOR. La configuración que se muestra en la figura es similar al latch NAND, excepto que las salidas Q y Q’ tienen posiciones invertidas.

2.3.2.1. Esquemas.

[pic 2]

2.3.2.2. Modo de operación (Establecimiento, restablecimiento, establecimiento y restablecimiento).

El análisis de operación del latch NOR se puede realizar exactamente de la misma manera que para el latch NAND.

1. SET=CLEAR=0. Este es el estado normal de reposo para ele latch con compuertas NOR y no tiene efecto en el estado de salida Q y Q’ permanecerán como estaban antes de esta condición de entrada.

2. SET=1, CLEAR=0. Esto siempre resultara Q = 1 donde permanecerá aun después que SET retorne a 0.

3. SET=0, CLEAR=1. Esto siempre hará Q = 0, donde permanecerá después que CLEAR retorne a 0.

4. SET=CLEAR=1. Esta condición trata de establecer y CLEAR el latch al mismo tiempo y produce Q=Q’=0. Si las entradas regresan a 0 simultáneamente, el estado de salida resultante será impredecible. Esta condición de salida no se debe emplear.

El latch con compuertas NOR opera exactamente igual que el latch NAND, excepto que las entradas SET y CLEAR son activadas en ALTO, en lugar de activas en BAJO y el estado normal es ESTABLECER=CLEAR=0. Q se fijara en ALTO mediante un pulso ALTO en la entrada SET, y se restablecerá a BAJO mediante un pulso ALTO en la entrada CLEAR.

2.3.3. Báscula  R-S síncrona.

El flip-flop básico por si solo es un circuito secuencial asincrónico. Agregando compuertas a las entradas de circuito básico, puede hacerse que el flip-flop responda a los niveles de entrada durante la ocurrencia del reloj.

...