Dispositivos Logicos Programables (PLD)

INTRODUCCION

En la actualidad el nivel de integración alcanzado con el desarrollo de la microelectrónica ha hecho posible desarrollar sistemas completos dentro de un solo circuito integrado SOC (System On Chip), con lo cual se han mejorado de manera notoria características como velocidad, confiabilidad, consumo de potencia y sobre todo el área de diseño. Esta ultima característica nos ha permitido observar día a día como los sistemas de uso industrial, militar y de consuma han minimizado el tamaño de sus desarrollos; por ejemplo, los teléfonos celulares, computadoras personales, calculadoras de bolsillo, agendas electrónicas, relojes digitales, sistemas de audio, sistemas de telecomunicaciones, etc.., no son mas que aplicaciones típicas que muestran la evolución de los circuitos integrados también conocidos como chips.

La integración de sistemas se ha ido superando a medida que surgen nuevas tecnologías de fabricación. Esto ha permitido obtener componentes estándares de mayor complejidad y que brindan mayores beneficios. Sin embargo, el desarrollo de nuevos productos requiere bastante tiempo, por lo cual solo se emplea cuando se necesita un alto volumen de producción.

Una forma más rápida y directa de integrar aplicaciones es mediante la lógica programable, la cual permite independizar el proceso de fabricación del proceso de diseño fuera de la fábrica de semiconductores. Esta idea fue desarrollada por Hon y Sequin y Conway y Mead a finales de los años sesenta.

DISPOSITIVOS LÓGICOS PROGRAMABLES (PLD)

Los dispositivos lógicos programables (PLD, por sus siglas en inglés) favorecen la integración de aplicaciones y desarrollos lógicos mediante el empaquetamiento de soluciones en un circuito integrado. El resultado es la reducción de espacio físico dentro de la aplicación; es decir, se trata de dispositivos fabricados y revisados que se pueden personalizar desde el exterior mediante diversas técnicas de programación. El diseño se basa en bibliotecas y mecanismos de mapeado de funciones, mientras que su implementación tan solo requiere una fase de programación del dispositivo que el diseñador suele realizar en unos segundos.

En la actualidad, el diseño de ASIC (Circuitos integrados desarrollados para aplicaciones específicas) domina las tendencias en el desarrollo de aplicaciones a nivel de microelectrónica. Este diseño presenta varias opciones de desarrollo. A nivel de ASIC los desarrollos full y semi custom ofrecen grandes ventajas en sistemas que emplean circuitos diseñados para una aplicación en particular. Sin embargo, su diseño ahora sólo es adecuado en aplicaciones que requieren un alto volumen de producción; por ejemplo, telefonía celular, computadoras portátiles, cámaras de video, etcétera.

Los FPGA (arreglos de compuertas programables en campo) y CPLD (dispositivos lógicos programables complejos) ofrecen las mismas ventajas de un ASIC, sólo que a un menor costo; es decir, el costo por desarrollar un ASIC es mucho mas alto que el que precisaría un FPGA o un CPLD, con la ventaja de que ambos son circuitos reprogramables, en los cuales es posible modificar o borrar una función programada sin alterar el funcionamiento del circuito.

TECNOLOGIAS DE FABRICACION DE CIRCUITOS INTEGRADOS

En la actualidad existe una gran variedad de dispositivos lógicos programables, los cuales se usan para remplazar circuitos SSI (pequeña escala de integración) e incluso circuitos VLSI (muy alta escala de integración), ya que ahorran espacio y reducen de manera significativa el número y el costo de los diseños. Estos dispositivos, llamados PLD, se clasifican por su arquitectura—la forma funcional en que se encuentran ordenados los elementos internos que proporcionan al dispositivo sus características.

Dispositivo Descripción

PROM Memoria programable de solo lectura

PLA Arreglo lógico programable

PAL Lógica de arreglos programables

GAL Arreglo lógico genérico

CPLD Dispositivo lógico programable complejo

FPGA Arreglos de compuertas programable de campo

ESTRUCTURA INTERNA DE UN PLD

Los dispositivos PROM, PLA, PAL y GAL están formados por arreglos o matrices que pueden ser fijos o programables, mientras que los CPLD y FPGA se encuentran estructurados mediante bloques lógicos configurables y celdas lógicas de alta densidad, respectivamente.

La arquitectura básica de un PLD esta formada por un arreglo de compuertas AND y OR conectadas a las entradas y salidas del dispositivo. La finalidad de cada una de ellas se describe a continuación.

A) Arreglo AND. Esta formado por varias compuertas AND interconectadas a través de alambres, los cuales cuentan con un fusible en cada punto de intersección. En esencia, la programación del arreglo consiste en fundir o apagar los fusibles para eliminar las variables que no serán utilizadas. Obsérvese cómo en cada entrada a las compuertas AND queda intacto el fusible que conecta la variable seleccionada con la entrada a la compuerta. En este caso, una vez que los fusibles se funden no pueden volver a programarse.

ARREGLOS AND: A) NO PROGRAMADO Y B) PROGRAMADO

B) Arreglo OR. Esta formado por un conjunto de compuertas OR conectadas a un arreglo programable, el cual contiene un fusible en cada punto de intersección. Este tipo de arreglo es similar al de compuertas AND explicado en el punto anterior, ya que de igual manera se programa fundiendo los fusibles para eliminar las variables no utilizadas. A continuación se muestra el arreglo OR programado y sin programar.

ARREGLOS OR: A) NO PROGRAMADO Y B) PROGRAMADO

De acuerdo con lo anterior, observemos en la siguiente tabla la estructura de los dispositivos lógicos programables básicos.

• La PROM no se utiliza como un dispositivo lógico, sino como una memoria direccionable, debido a las limitaciones que presenta con las compuertas AND fijas.

• En esencia, el PLA se desarrollo para superar las limitaciones de la memoria PROM. Este dispositivo se llama también FPLA (Arreglo Lógico Programable en Campo), ya que es el usuario y no el fabricante quien lo programa.

• El PAL se desarrollo para superar algunas limitaciones del PLA, como retardos provocados por la implementación de fusibles adicionales, que resultan de la utilización de dos arreglos programables y de la complejidad del circuito.

...