Flip Flops

Flip-Flops

Introducción.

La lógica secuencial es un tipo de circuito de lógica en la cual la salida depende no sólo de la actual entrada sino también de la historia de la entrada. Esto está en contraste con lógica combinacional, del que la salida es función, y solamente de la actual entrada. Es decir la lógica secuencial tiene almacenaje (memoria) mientras que la lógica combinacional no.

Diagrama de bloques de un circuito: Consta de un circuito combinacional al que se conectan elementos de memoria para formar una trayectoria de retroalimentación.

Los elementos de memoria son dispositivos capaces de almacenar dentro de ellos información binaria. La información binaria almacenada en los elementos de memoria en cualquier momento dado define el estado del circuito secuencial.

El circuito secuencial recibe información binaria de entradas externas. Estas entradas, junto con el estado presente de los elementos de memoria, determinan el valor binario en las terminales de salida, también determinan las condiciones para cambiar el estado de los elementos de memoria. Las salidas externas en un circuito secuencial son funciones no sólo de las entradas externas sino también del estado presente de los elementos de memoria. Un circuito secuencial está especificado por una secuencia de tiempo de entradas, salidas y estados internos.

Los circuitos combinacionales se clasifican en:

Síncronos: Es un sistema cuyo comportamiento puede definirse por el conocimiento de sus señales en instantes discretos de tiempo.

Asíncronos: Es un sistema cuyo comportamiento depende del orden en el cual cambian sus señales de entrada y puede afectarse en cualquier instante del tiempo.

Los elementos de memoria que se usan en los circuitos secuenciales de reloj se llaman flip-flops. Estos circuitos son celdas binarias capaces de almacenar un bit de información. Un circuito flip-flop tiene dos salidas, una para el valor normal y otra para el valor complementario del bit almacenado en él. La información binaria puede entrar a un flip-flop en una gran variedad de formas, hecho que da lugar a diferentes tipos de flip-flops.

Un circuito flip-flop puede mantener un estado binario en forma indefinida (en tanto se suministre potencia al circuito) hasta que recibe la dirección de una señal de entrada para cambiar estado. La diferencia principal entre diversos tipos de flip-flops está en el número de entradas que poseen y en la manera en la cual las entradas afectan el estado binario. Los tipos más comunes de flip-flops se exponen a continuación:

Circuito básico flip-flop

En las secciones 4-7 y 4-8 se menciono que un circuito flip-flop puede construirse mediante dos compuertas NAND o dos compuertas NOR. Estas construcciones se muestran en los diagramas lógicos de las Fig. 6-2 y 6-3. Cada circuito forma un flip-flop básico bajo el cual pueden construirse otros tipos mas complicados. La conexión y acoplamiento cruzado mediante la salida de una compuerta a la entrada de otra constituye una trayectoria de retroalimentación. Por esta razón, los circuitos se clasifican como circuitos secuenciales asíncronos. Cada flip-flop tiene dos salidas Q y Q’, y dos entradas, ajustar (set) y restaurar (reset). Este tipo de flip-flop algunas veces se denomina flip-flop RS directamente acoplado o seguro (latch) SR. La R y S son las iniciales de los dos nombres de la entrada (set y reset en inglés).

Para analizar la operación del circuito en la Fig. 6-2, debe recordarse que la salida de una compuerta NOR es 0 si cualquier entrada es 1, y que la salida es 1 sólo cuando todas las entradas son 0. Como punto de inicio, se supone que la entrada ajuste (set) es 1, y la entrada restaurar (reset) es 0. Ya que la compuerta 2 tiene una entrada de 1, su salida Q’ debe ser 0, la cual pone ambas entradas de la compuerta 1 en 0, de modo que la salida Q es 1. Cuando la entrada ajuste se regresa a 0, la salida permanece igual, debido a que la salida Q permanece en 1, dejando una entrada de la compuerta 2 en 1.

Esto causa que la salida Q’ permanezca en 0, lo cual deja ambas entradas de compuerta 1 en 0, de modo que la salida Q está en 1. En la misma forma es posible mostrar que 1 en la entrada de restaurar cambia la salida Q a 0 y Q’ a 1. Cuando la entrada de restaurar vuelve a 0, las salidas no cambian.

Cuando se aplica un 1 a ambas entradas de ajuste (set) y restaurar (reset), tanto la salida Q como la Q’ son complementarias una de otra y se refieren como las salidas normal y complementaria, respectivamente. El estado binario del flip-flop se toma para que sea el valor de la salida normal.

Bajo operación normal, ambas entradas permanecen en 0 a menos que tenga que cambiarse el estado flip-flop. La aplicación de un momentáneo a la entrada de ajuste provoca que el flip-flop pase a estado de ajuste. La entrada ajuste debe volver a 0 antes de que un 1 se aplique a la entrada de restaurar. Un 1 momentáneo aplicado a la entrada de restaurar causa que el flip-flop vaya al estado despejado. Cuando ambas entradas son inicialmente 0, un 1 aplicado a la entrada de puesto mientras el flip-flop está en el estado despejado deja las salidas sin cambio. Cuando se aplica un 1 a ambas entradas de ajuste y restaurar, ambas salidas pasan a 0. El estado del flip-flop es indeterminado y depende de cuál entrada permanezca en 1 mas tiempo antes de la transición a 0.

El circuito flip-flop NAND básico en la Fig. 6-3 opera con ambas entradas normalmente en 1, a menos que el estado del flip-flop tenga que cambiarse. La aplicación de un 0 momentáneo a la entrada de ajuste causa de salida Q vaya a 1 y Q’ a 0, poniendo por tanto el flip-flop en el estado de ajuste. Después de que la entrada de ajuste regresa a 1, un 0 momentáneo en la entrada de restaurar provoca una transición al estado despejado. Cuando ambas entradas van a 0, ambas salidas irán a 1, una condición que se evita en la operación normal del flip-flop.

Flip-flop RS con reloj

El flip-flop básico, tal como está, es un circuito secuencial asíncrono. Por la adición de compuertas a las entradas del circuito básico, puede hacerse que el flip-flop responda a niveles de entrada durante la ocurrencia de un pulso de reloj. El flip-flop RS con reloj que se muestra en la Fig. 6-4(a) consta de un flip-flop básico NOR y dos compuertas AND. Las salidas de las dos compuertas AND permanecen en 0 en tanto que el pulso de reloj (abreviado CP, de las iniciales en inglés de clock pulse) sea 0, sin importar los valores de entrada S y R. Cuando el pulso del reloj va a 1, se permite que la información de las entradas S y R alcancen el flip-flop básico. El estado de ajuste se alcanza con S=1, R=0 y CP=1. Tanto con S=1 y R=1,

...