FLIP-FLOP

FLIP-FLOP J-K EN BAJADA

FLIP-FLOP EN SUBIDA

DOCENTE:

Hernán Plata

PRESENTADO POR:

-Vanessa V

Flip-Flop J-K

Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son ambos high (alto), entonces en la siguiente subida de clock la salida cambiará de estado. Puede realizar las funciones del flip-flop set/reset y tiene l

a ventaja de El "flip-flop" J-K, es el más versátil de los flip-flops básicos. Tiene el carácter de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas, denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el valor de J durante la subida del siguiente pulso de sincronismo.

que no hay estados ambiguos. Puede actuar tambien como un flip-flop T para conseguir la acción de permutación en la salida, si se conectan entre sí las entradas J y K. Esta aplicación de permutar el estado, encuentra un uso extensivo en los contadores binarios.

Estructura del Flip-Flop J-K

A la derecha se tiene una versión simplificada del versátil flip-flop J-K. Nótese que las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que le proporciona la acción de permutación cuando J=K=1.

Ejemplo de Permutación: Flip-Flop J-K

La subida hacia positivo (PGT) del clock (pulso de sincronismo), habilita la permutación de la salida Q. La condición de "habilitación", no persiste durante toda la fase positiva del clock. Las entradas J y K por sí solas no pueden originar una transición, sino que sus valores en el momento del PGT determina la salida de acuerdo con la tabla de verdad. Esto es una aplicación del versátil flip-flop J-K.

Transferencia de Datos, Flip-Flop J-K

En la transferencia de datos síncrona entre dos flip-flops J-K, una señal de transferencia en la entrada del clock causa que el estado de la celda A se transfiera a la celda. La señal de transferencia se puede aplicar a varias de tales celdas en serie para crear un "registro de desplazamiento" (shift register).

En la transferencia de datos asíncrona, el pulso de transferencia se puede aplicar en cualquier momento, para forzar los datos en las entradas asíncronas de set y clear, almacenando los datos independientemente de lo que suceda en las otras entradas.

FLIP-FLOP JK

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas.

A continuación veremos la tabla de la verdad del flip-flop JK:

Modo de operación ENTRADAS SALIDAS

CLK S R Q Q

Mantenimiento 0 0 No cambia

Reset 0 1 0 1

Set 1 0 1 0

Conmutación 1 1 Estado opuesto

Tabla de verdad para un flip-flop JK

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La condición de "reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0).

La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y K=0 y se presenta un pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una condición muy difícil para el flip-flop JK que se denomina de conmutación.

Los flip-flops son circuitos capaces de permanecer en uno de dos estados estables. Su funcionamiento es similar al de un relevador de enganche.

Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por tiempo indefinido.

El siguiente pulso de entrada lleva al flip-flop al estado opuesto, que también es estable.

Los dos estados opuestos se consideran estables porque es necesario aplicar un pulso de entrada para cambiar el nivel de la salida.

Por consiguiente, un flip-flop es un dispositivo biestable, similar en su operación a un circuito multivibrador biestable. La abreviatura para el flip-flop es FF.

Los flip-flops son importantes en circuitos lógicos porque presentan características de memoria.

Para cada pulso de entrada el circuito mantiene las condiciones de salida hasta la llegada del siguiente pulso de entrada. Debe notarse que las compuertas lógicas no tienen esta capacidad de memoria.

Flop maestro-esclavo

Un flip flop maestro-esclavo se construye con dos flip flops, uno sirve de maestro y otro de esclavo. Durante la subida del pulso de reloj se habilita el maestro y se deshabilita el esclavo. La información de entrada es transmitida hacia el flip flop maestro. Cuando el pulso baja nuevamente a cero se deshabilita el maestro lo cual evita que lo afecten las entradas externas y se habilita el esclavo. Entonces el esclavo pasa al el mismo estado del maestro.

El comportamiento del flip-flop maestro-esclavo que acaba de describirse hace que los cambios de estado coincidan con la transición del flanco negativo del pulso.

FLIP-FLOP JK MAESTRO-ESCLAVO

Flip-Flop disparado por flanco

Otro tipo de flip flop que sincroniza el cambio de estado durante la transición del pulso de reloj es el flip flop disparado por flanco. Cuando la entrada de reloj excede un nivel de umbral especifico ( threshold level), las entradas son aseguradas y el flip flop no se ve afectado por cambios adicionales en las entradas hasta tanto el pulso de reloj no llegue a cero y se presente otro pulso.

FLIP-FLOP D DISPARADO POR FLANCO POSITIVO

Algunos flip flops cambian de estado en la subida del pulso de reloj, y otros en el flanco de bajada. Los primeros se

...