Ingenieria en electronica Proyecto

[pic 1]

INSTITUTO TECNOLOGICO DE TIJUANA

[pic 2]

DEPARTAMENTO DE ELECTRÓNICA Y BIOMÉDICA

INGENIERIA EN ELECTRONICA

Proyecto

ÍNDICE

I._ÍNDICE DE FIGURAS        3

II._ INTRODUCCIÓN        4

III._ MARCO TEÓRICO        5

3.1-Divisor de frecuencia        5

3.2-Señal de reloj        5

3.3-Librerías        5

3.4-Entidad        6

3.5-Arquitectura        6

3.6-Constraints        6

3.9- Arquitectura estructural en VHDL        7

3.10- Escala musical        7

IV._OBJETIVO        8

V._ MATERIAL Y EQUIPO        9

VI._ PROCEDIMIENTO Y METODOLOGÍA EXPERIMENTAL        10

6.1-Codigo        13

6.2-Constrain        14

6.4-Diagrama RTL        15

VII._ SESIÓN DE REVISIÓN        16

VIII._ DISCUSIÓN DE LOS RESULTADOS EXPERIMENTALES        17

IX._ CONCLUSION        18

X. BIBLIOGRAFÍA        19

I._ÍNDICE DE FIGURAS

Figura 1.Formula para el divisor de frecuencia.        5

Figura 2.Señal de reloj.        5

Figura 3.Arquitectura estructural        7

Figura 4.Tabla de frecuencias Musicales                                                                                                           8

Figura 9.Diagrama RTL.        14

II._ INTRODUCCIÓN

En el presente documento se presenta lo que es una ALU siglas de "unidad aritmética lógica de VHDL" la cual es un circuito que permite realizar operaciones lógicas y aritméticas. Además cuenta con registros para almacenar datos y bits de información sobre resultados llamados Banderas. Las operaciones que realiza son: suma, resta, multiplicación, división, entre las compuertas lógicas, se explicará dentro del  código VHDL cada una de las operaciones que se realizan al igual que las bibliotecas, declaración de entradas y salidas, la arquitectura del código, señales establecidas, los procesos y por último, se explica la simulación, el diagrama RTL  y la implementación en la tarjeta didáctica Basys3.

III._ MARCO TEÓRICO

3.1-Divisor de frecuencia

Se trata de una herramienta la cual tiene como objetivo reducir la frecuencia de entrada en comparación a la frecuencia que proporciona la tarjeta Basys-3, esta misma se obtiene mediante una relación de la frecuencia que se busca (f salida) junto con la frecuencia perteneciente a la tarjeta (f entrada) [1].

[pic 3]

Figura 1. Fórmula para el divisor de frecuencia.

3.2-Señal de reloj

Es una señal de apoyo que se utiliza para coordinar las acciones de un circuito o proceso, la señal oscila entre los estados alto y bajo como se aprecia en la figura, por lo que gráficamente toma una estructura de señal cuadrada [2].

[pic 4]

Figura 2. Señal de reloj [2].

 3.3-Librerías

Las librerías o bibliotecas nos permiten almacenar paquetes y entidades que se pueden utilizar mediante el uso de las librerías, cada una de ellas contiene paquetes que se pueden usar para el uso de señales, uso de matemáticas básicas como aritméticas, con el fin de llevar a cabo ciertas acciones que se requieran dentro del código que se pudiera llevar a cabo [3].

3.4-Entidad

Esta se encarga de describir de manera externa el diagrama, aquí se ponen las señales, ya sea de entradas o salida según se requiera. Las entidades usan un sistema análogo para el análisis de los diagramas esquemáticos mediante el uso de los RTL.

Las principales características son que pueden ser declaradas las entradas y salidas mediante el nombre ya sea “in” para entrada, “out” para salida o un buffer que este

Funciona como entrada y salida”inout” [3].

3.5-Arquitectura

Los pares de entidades y arquitecturas se utilizan para representar la descripción completa de un diseño. Una arquitectura describe el funcionamiento de la entidad a la que hace referencia, es decir, dentro de arquitectura tendremos que describir el funcionamiento de la entidad a la que está asociada utilizando las sentencias y expresiones propias de VHDL.

 - Define internamente el circuito.

- Señales internas, funciones, procedimientos, constantes.

 - La descripción de la arquitectura puede ser estructural o por comportamiento [3].

3.6-Constraints

Los constraints son los encargados de unir la parte del software, el código, la tarjeta BASYS 3 Artix 7, aquí se deben poner o declarar los pines que se usen en la tarjeta, ya sea para las entradas (switch o push botton), salidas (leds, display, etc) para que el usuario pueda manipular desde la BASYS 3 para verificar y comprobar que funciona correctamente haciendo pruebas, sin los constraints simplemente se podría realizar el código y no habría manera de implementarlo dentro de la BASYS [3].

 3.9- Arquitectura estructural en VHDL

La arquitectura estructural se especializa en el diseño top-down y es modular, por lo tanto, es necesario conocer cómo realizar los componentes que son módulos VHDL y su unión, a dicha unión se le conoce como instanciar. Instanciar componentes o módulos en VHDL se refiere a lo mismo, lograr una estructura de programación top-down. Utilizaremos el siguiente ejemplo para comprender la instanciación.

[pic 5]

Figura 3. Ejemplo RTL arquitectura estructural [3].

Cada componente posee una programación y una arquitectura independiente pero también, los módulos pueden tener una arquitectura similar. Para realizar la instanciación de cada módulo, basta con tener un “Main” con arquitectura estructural y desde ahí se le asignan los puertos y señales declarados hacía cada módulo correspondiente. La comunicación de un módulo con otro, se realiza mediante señales auxiliares y no por medio de puertos de salida [3]

...