Lazo fijación por fase (PLL)
Enviado por andreshuer • 27 de Mayo de 2012 • Documentos de Investigación • 1.709 Palabras (7 Páginas) • 742 Visitas
LABORATORIO # 6:
LAZO FIJACIÓN POR FASE (PLL)
Andres Felipe Ardila Rodriguez (af-ardila@hotmail.com)
Benjamin Andres Huerfano Zapata (andreshuerfano2@hotmail.com)
Milton Josue Rios Rivera(miltorrioso28@hotmail.com)
Abstract------- The preparation of the next report is intended to capture the results generated by the creation of a PLL circuit (phase-setting lasos) which is part of a circuit FM modulation type, as such within the same is shown the theoretical process, analytical (calculations, selection of circuit, frequency etc.) and practice the creation of the PLL circuit is realized as the analytical process for the selection of the respective frequency ranges and tuning engagement.
Resumen------ La elaboración del siguiente informe tiene como fin plasmar los resultados generados a través de la creación de una un circuito PLL (lasos de fijación de fase) el cual se encuentra como parte de un circuito de modulación de tipo FM, como tal dentro del mismo se ve evidenciado el proceso teórico, analítico (Cálculos, selección de circuito, frecuencias etc.) y practico de la creación del circuito PLL al igual se realiza el proceso analítico para la selección de los respectivo márgenes de frecuencias de enganche y de sintonía.
INTRODUCCIÓN
El PLL es un circuito que hace parte de la creación de una modulación de tipo FM, el cual cumple la funcion de generar una oscilación cuya fase sea definida con respecto a una señal de entrada se mantiene acotada, contando con una realimentación que nos ayuda a genrar una comparación de la fase de las dos señales y de este modo actúa modificando la frecuencia de la oscilación generada por medio del circuito; convirtiéndose de esta manera en generar un circuito capas de mantener la señal de salida en un intervalo de frecuencias. Y lógicamente cumplir a cabalidad los lineamientos y características esenciales del PLL.
MARCO TEÓRICO
PLL.
El circuito PLL es un sistema realimentado cuyo objetivo principal consiste en la generación de una señal de salida con amplitud fija y frecuencia coincidente con la de entrada, dentro de un margen determinado.
Sus componetes esenciales son:
Comparador de fase (CF). Suministra una salida quedepende del valor absoluto del desfase entre las señales de salida y de entrada. En algunos casos, esta etapa está constituida por un multiplicador.
Filtro pasa-bajo (PL). Destinado a la transmisión de la componente de baja frecuencia de la salida de la etapa anterior.
Oscilador controlado por tensión (VCO). Genera latensión de salida, con frecuencia dependiente de la tensión de salida del filtro PL.
Figura 1. Diagrama de bloques de un PLL
Fuente. Datasheed.
En pocas palabras el PLL es un circuito el cual permite que una señal de referencia externa, controle la frecuencia y la fase de un oscilador.
Figura 2. LM565 (PLL).
FUNCIONAMIENTO
El funcionamiento del circuito del PLL depende del VCO que oscila a una frecuencia por si mismo, lógicamente que es determinada por un circuito resonante RC o RL el cual el proporciona una frecuencia, llamada frecuencia de corrida libre Esta frecuencia es comparada con la frecuencia FS de una señal de referencia en el detector de fase, el cual proporciona la mezcla de ambas frecuencias (fS-fO o fO-fS) dependiendo cual es mayor. Los productos de alta frecuencia tal son eliminados por el filtro pasabajos que se encuentra explicado de forma mas precisa en lo anteriormente descrito (introducción).
Cuando el PLL está fuera de sintonía, a frecuencia de señal de entrada muy alta o bien muy baja, la tensión de salida adopta la pulsación central (ωco)
frecuencias (∆ωL) . Existe una banda de margen de enganche, lock range; entre las que el PLL está en sintonía, caracterizada por ωi=ωo , y otra entre las que el circuito es capaz de sintonizar (∆ωc margen de captura, capture range). El margen de captura es siempre inferior al de enganche y ambos están centrados respecto a la pulsación central, (figura 3).
Figura 3. Márgenes de captura y Enganche
Una vez que se sincronizan VO y VS, esto es fO=fS, el detector de fase entrega un nivel de voltaje, el cual es de forma estable con una componente continua que posteriormente es necesaria para que el circuito del VCO opere de forma continua y así iguale la frecuencia de la señal de referencia. En este caso se establece una diferencia de fase para producir la tensión Ve antedicha.
Figura 4. Grafica de Funcionamiento
CREACIÓN DE UN PLL
MATERIALES
Fuente reguladora
Condensadores.
LM565.
Resistencias
Fuente reguladora
Osciloscopio Digital.
Generador de Señales.
Multímetro digital.
Protoboard.
Pinzas.
Pelacables.
DESARROLLO
Para al creación y diseño del PLL se deben determinar unos parámetros tales como la frecuencia libre, los intervalos de Captura y enganche a la cual se desea que opere el circuito para ello es bueno definir algunos de los componentes para así realizar los cálculos necesario tal y como se muestra a continuación:
Para determinación de frecuencia libre para el bloque VCO:
fo=0.3/(R1*C1)
fo=0.3/(13KΩ*0.01μF)=2507 Hz=2.51 KHz
intervalo de enganche :
fL=(8*fo)/(VCC-VEE)
fL=(8*2307)/(10v-(-10v))=1350,8 Hz
intervalo de Captura:
fC=√(fL/(2*π*3600Ω*C2))
...