El objetivo de esta práctica es estudiar las características de los latch, Flip-Flops, y registros.

Laboratorio

El objetivo de esta práctica es estudiar las características de los latch, Flip-Flops, y registros.

Parte 1

Los dispositivos reconfigurables de Altera incluyen Flip-Flops que están disponibles al usuario para la implementación de sus diseños. En esta práctica se mostrara como hacer uso de estos Flip-Flops en las partes IV. Pero primero se mostrara como crear elementos de almacenamiento en un FPGA sin hacer uso de los Flip-Flops dedicados. La Figura 1 ejemplifica el diseño basado en compuertas de un latch tipo RS. El código ejemplo en VHDL mostrado en la Figura 2 usa lógica combinatoria para describir el comportamiento del latch tipo RS. Si este latch se implementa en un FPGA con tablas de verdad (LUT por su abreviatura en inglés) de cuatro entradas, solo se necesitaría una sola tabla como se muestra en la Figura 3.a. Aunque el latch RS puede ser correctamente implementado usando solo una LUT de cuatro entradas (4-LUT), esta implementación no permite observar las señales internas (e.g. R g o S g). Para conservar estas señales internas en la implementación con LUTs es necesario incluir algunas directivas del compilador dentro de nuestro código. Dichas directivas se muestran en las líneas 10-11 del código mostrado en la Figura 2, e instruyen al compilador del Quartus II a usar elementos lógicos separados para cada una de las señales R g, S g, Qa y Qb. La compilación de este código produce un circuito con cuatro 4-LUTs como el mostrado en la Figura 3.b.

[pic 1]

[pic 2]

Figura. 2 Especificación de un latch RS con expresiones lógicas

[pic 3]

Cree un proyecto en el Quartus II para el circuito del cerrojo RS como a continuación se menciona:1. Cree un nuevo proyecto en el IDE Quartus II. Seleccione el chip Cyclone III Correspondiente a la tarjeta DE0 como destino de su diseño.2. Añada en un archivo de diseño nuevo el código VHDL mostrado en la Figura 2, a suproyecto.3. Compile su proyecto.4. Cree un archivo de formas de onda que especifique las entradas y salidas del circuito. Asigne trenes de pulsos a las entradas R y S de forma que al simular su circuito usando la herramienta Modelsim, usted debe ser capaz de observar las señales internas R g, S g, Qa y Qb. Verifique que el latch funciona como se esperaba usando tanto la simulación funcional como la implementación en la tarjeta.

Parte II

La Figura 4 muestra el circuito para el latch tipo D. Realize los siguientes pasos:

1. Cree un proyecto nuevo en Quartus II. Escriba el programa en VHDL para el latch tipo D basándose en el código mostrado en la Fig. 2. Use la directiva keep para asegurarse que las señales R, S g, R g, Qa y Qb son implementadas usando elementos lógicosseparados.

2. Compile su código utilizando el dispositivo Cyclone III como destino de su diseño.

3. Verifique que el latch funciona correctamente para todas las condiciones de entrada, usando la herramienta de simulación Modelsim. Examine el tiempo de propagación de las señales en su circuito.

4. Cree un nuevo proyecto en el IDE Quartus II, el cual será usado para implementar el cerrojo tipo D en la tarjeta DE0. Este proyecto deberá consistir de una entidad que contenga los puertos de entrada/salida adecuados para la tarjeta DE0. Instancie su diseño anterior en esta nueva entidad. Use el interruptor SW0 como fuente para la entrada D del latch, y use SW1 como la entrada de reloj. Conecte la salida Q al LEDLEDG

5. Recompile su proyecto y programe la tarjeta DE0.

6. Pruebe que si diseño funciona correctamente

[pic 4]

Parte III

La Figura 5 muestra dos latch tipo D en configuración maestro/esclavo. Ejecute los siguientes pasos:

1. Cree un proyecto nuevo en Quartus II. Escriba un programa en VHDL que use dos copias del latch tipo D de su diseño anterior, y conéctelas en la configuración maestro/esclavo.

2. Incluya en su proyecto entradas y salidas tal que el interruptor SW0 sea la entrada Ddel Flip-Flops, y use SW1 como la entrada Clock. Conecte la salida Q al LED LEDG

3. Compile su proyecto.

4. Use la herramienta Modelsim para examinar el circuito generado, use la herramienta de simulación para verificar su correcta operación.

...