CARACTERIZACIÓN DE LA RESPUESTA TEMPORAL AL ESCALÓN DE UN SISTEMA SUBAMORTIGUADO
Enviado por Joseph Montenegro • 4 de Diciembre de 2019 • Informe • 846 Palabras (4 Páginas) • 165 Visitas
MULTIPLEXORES
Práctica 4
Edwin David Montenegro Benavides
e-mail: emontenegrob1@est.ups.edu.ec
RESUMEN: En el presente informe se da a conocer los resultados de la practica 4 en el cual se plantea un ejercicio para que se pueda realizar multiplexores de 2 a 1 con un selector t con 2 selectores en vhdl para poder implementar en una FPGA.
PALABRAS CLAVE: multiplexores, selectores, vhdl, FPGA.
OBJETIVOS
Objetivo principal
Realizar un programa que representen a un multiplexor de una a dos selectores.
Objetivos específicos
Realizar la simulación y posteriormente comparar con la tabla de verdad realizada.
MARCO TEÓRICO
- Multiplexores de 2 a1
El multiplexor es el circuito lógico combinacional equivalente a un interruptor mecánico giratorio de varias posiciones, tal como el componente que sirve para seleccionar las bandas de un receptor de radio.
Permite dirigir la información binaria procedente de diversas fuentes a una única línea de salida, para ser transmitida a través de ella, a un destino común.
Disponen de: hasta 2n líneas de entrada de datos, una única de salida y n entradas de selección; que habilitan y ponen en contacto uno de los terminales de entrada de datos con el de salida.
El circuito combinacional integrado multiplexor, suele tener: 8 entradas de datos (bits), 3 entradas de selección (address) y una única salida de datos.
Por ejemplo, cuando en las entradas de selección está activa la combinación 010 Equivalente a la entrada de información número 2, en la salida aparecerá el bit que en ese momento haya en la entrada 2 es decir un 1, ya que esta es la entrada que hemos seleccionado para comunicarla con la salida.
2.3 Bobinas
Las bobinas representan abstractamente la bobina de un relé y por extensión cualquier tipo de accionador susceptible de ser activado por medio de una señal eléctrica. Desde el punto de vista del lenguaje de programación, una bobina, es una operación de asignación, la cual asigna el resultado de la operación lógica previa a la bobina a la posición de memoria indicada [2].
[pic 4]
Fig1. Multiplexor 2 a1
[pic 5]
Fig1. Circuito interno de un multiplexor
MATERIALES Y EQUIPO
- Software ISE
- Computador
- FPGA
- Cable de comunicación
DESARROLLO Y PROCEDIMIENTO
- Encender computador y modulo PLC
- Ejecutar el software ISE y verificar la conexión con la FPGA.
- Realizar la tabla de verdad para los multiplexores de 2 a 1 tanto con un selector y dos selectores en vhdl.
- Realizar la programación con la función if.
- Observar en el manual de la fpga las entradas y salidas para poder definirlas.
[pic 6]
Fig3. Representación de asignación de entradas y salidas
[pic 7]
Fig4. Representación de asignación de entradas y salidas
- Cargar el programa siguiendo los pasos respectivos para poder simularla físicamente en la FPGA.
- Compara los resultados con la tabla de verdad realizada.
ANÁLISIS DE RESUSTADOS
5.1 Ejercicio 1 (Ejercicio planteado en la práctica):
[pic 8]
Fig5. Representación de una bobina en programación Ladder
En la figura 5 representa la programación para realizar la simulación de la tabla de verdad con la función if en donde especifica que cuando el selector este en 0 la salida será igual a A, y cuando el selector este en 1 la salida será igual a B.
S | A | B | F |
0 | 0 | 0 | 0 |
0 | 0 | 1 | 0 |
0 | 1 | 0 | 1 |
0 | 1 | 1 | 1 |
1 | 0 | 0 | 0 |
1 | 0 | 1 | 1 |
1 | 1 | 0 | 0 |
1 | 1 | 1 | 1 |
[pic 9]
Fig6. Representación multiplexor 2 a 1 con 1 selector.
PARA DOS SELECTORES
[pic 10]
Fig7. Representación de una bobina en programación Ladder
En la figura 7 representa la programación para realizar la simulación de la tabla de verdad con la función if en donde especifica que cuando el selector este en 0 0 Y 01 la salida será igual a A, y cuando el selector este en 1 0 Y 11 la salida será igual a B como se especifica en la siguiente tabla.
...