FORMAS DE EXPRESION LOGICA

[pic 1][pic 2]

4.1   FORMAS DE EXPRESION LOGICA

Suma de Productos (SOP)

Cada una de estas expresiones de suma de productos consta de 2 o mas términos AND (productos) que se operan con OR. Cada termino AND consta de una o mas variables que aparecen en forma  completa (invertida o negada) o sin completar  (no invertida). Algunas de las expresiones en forma de suma de productos son:

1) [pic 3]

2) [pic 4]

3) [pic 5]

En una expresión de suma de productos, un signo de inversión no puede cubrir más de una variable en un término. Por ejemplo no se puede tener:

[pic 6] ⇒ No se puede tener

En los métodos de simplificación de expresiones la forma SOP es la más utilizada

Productos en Suma

Cada una de las expresiones de productos en suma consiste en 2 o mas términos OR (sumas) que operan con AND Cada termino OR consta de una o más variables que aparecen en forma  completa (invertida o negada) o sin completar  (no invertida).  Algunas de las expresiones en forma de suma de productos son:

1) [pic 7]

2) [pic 8]

4.2  SIMPLIFICACION DE CIRCUITOS LOGICOS

Una vez obtenida la expresión lógica en un circuito, esta se puede reducir a una forma más simple que contenga menos términos, o menos variables en uno o más términos. La nueva expresión se puede usar para implementar un circuito que sea equivalente al circuito original pero que tenga menos compuertas y conexiones.

 [pic 9]

En la figura anterior se muestra la simplificación de un circuito lógico. Como ambos circuitos realizan la misma lógica, es obvio que el circuito más simple es mejor porque contiene menos compuertas por lo cual este será mas pequeño y barato que el original,  además la confiabilidad del circuito mejora debido a que hay menos interconexiones.

Existen diversos métodos para la simplificación de circuitos lógicos entre los cuales se encuentran los siguientes:

1. Álgebra Booleana
2. Mapas de Karnaugh
3. Quine & Mc Cluskey
4. Algoritmos computacionales  

4.3 SIMPLIFICACION POR ÁLGEBRA BOOLEANA

La simplificación de expresiones  por álgebra Booleana se  basa en el uso de los teoremas de álgebra Booleana. En este procedimiento existen dos pasos esenciales:

1. La expresión original debe estar en forma SOP. Si la expresión no se encuentra en esta forma se debe aplicar el teorema de DeMorgan y la multiplicación de términos.

1. Una vez que la expresión original este en forma SOP, los términos del producto se verifican par ver  si existen factores comunes, y se realiza la factorización donde sea posible con el fin de eliminar uno o mas términos.

4.3  MAPAS DE KARNAUGH

El mapa de Karnaugh es una herramienta grafica usada para simplificar una ecuación lógica, o para convertir una tabla de verdad a su circuito lógico correspondiente. Los mapas de  Karnaugh se pueden usar para problemas que impliquen cualquier número de variables  de entrada. Pero su utilidad practica esta limitada solo a 4 o 5 variables. Puesto que los problemas de 6 o mas variables son muy complicados de realizar mediante este método.  

Formato de mapa de Karnaugh

El mapa K, al igual que la tabla de verdad es un medio para mostrar la relación entre entradas lógicas y la salidas deseadas

Cada combinación de niveles de una tabla de verdad corresponde a una celda del mapa K,  las celdas del mapa K serán llenadas con 1 o 0 dependiendo la salida  de cada combinación de niveles de entrada de la tabla V. Por ejemplo la condición A = 0 B = 0  en la tabla de verdad, corresponde a la celda  [pic 10] del mapa de K, y como la salida es 1 en la tabla V se colocara 1 en la celda del Mapa K.

Otra forma de llenar el mapa K es por miniterminos o maxiterminos,  al igual que la tabla de verdad un mapa K cuenta con miniterminos y maxitermicos  en cada una de sus celdas, para llenar el mapa K, simplemente se colocara el nivel de salida del minitermino o maxitermino de la tabla de verdad en la celda correspondiente del mapa de Karnaugh    

Mapa de  Karnaugh de 2 Variables

...